WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011158803) PROCÉDÉ D'INSPECTION DE DISPOSITIF DE CIRCUITS INTÉGRÉS À SEMI-CONDUCTEURS ET DISPOSITIF DE CIRCUITS INTÉGRÉS À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/158803    N° de la demande internationale :    PCT/JP2011/063528
Date de publication : 22.12.2011 Date de dépôt international : 13.06.2011
CIB :
H01L 21/822 (2006.01), G01R 31/28 (2006.01), H01L 21/66 (2006.01), H01L 25/065 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01), H01L 27/00 (2006.01), H01L 27/04 (2006.01)
Déposants : HAMAMATSU PHOTONICS K.K. [JP/JP]; 1126-1, Ichino-cho, Higashi-ku, Hamamatsu-shi, Shizuoka 4358558 (JP) (Tous Sauf US).
NAKAMURA Tomonori [JP/JP]; (JP) (US Seulement)
Inventeurs : NAKAMURA Tomonori; (JP)
Mandataire : HASEGAWA Yoshiki; SOEI PATENT AND LAW FIRM, Marunouchi MY PLAZA (Meiji Yasuda Life Bldg.) 9th fl., 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005 (JP)
Données relatives à la priorité :
2010-138554 17.06.2010 JP
Titre (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE INSPECTION METHOD AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) PROCÉDÉ D'INSPECTION DE DISPOSITIF DE CIRCUITS INTÉGRÉS À SEMI-CONDUCTEURS ET DISPOSITIF DE CIRCUITS INTÉGRÉS À SEMI-CONDUCTEURS
(JA) 半導体集積回路装置の検査方法及び半導体集積回路装置
Abrégé : front page image
(EN)A plurality of rectifier element units for inspection (15, 25) are respectively formed on mutually layered integrated circuit layers (10, 20). The plurality of rectifier element units for inspection (15, 25) are connected respectively between a plurality of terminals for connection (14, 24), and positive power supply lines (13a, 23a) and ground lines (13b, 23b), include rectifier elements (15a, 15b, 25a, 25b), and emit light by electric current. After the plurality of terminals for connection (14, 24) are mutually electrically connected, a bias voltage is impressed between either the positive power supply line (13a) or the ground line (13b), and the ground line (23b) or the positive power supply line (23a), and the state of connection of the terminals for connection (14, 24) is inspected on the basis of the light emission of the rectifier element units for inspection (15 or 25). It is thus possible to inspect for defects in connections between layers in a semiconductor integrated circuit device formed from a plurality of integrated circuit layers that are layered in the thickness direction in a short amount of time for each increase in said layering.
(FR)L'invention porte sur une pluralité d'unités d'éléments de redresseur pour l'inspection (15, 25), lesquelles unités sont respectivement formées sur des couches de circuits intégrés disposés mutuellement en couches (10, 20). La pluralité d'unités d'éléments de redresseur pour l'inspection (15, 25) sont connectées, respectivement, entre une pluralité de bornes pour la connexion (14, 24), et des lignes d'alimentation positive (13a, 23a) et des lignes de masse (13b, 23b), et comprennent des éléments de redresseur (15a, 15b, 25a, 25b), et émettent de la lumière sous l'effet d'un courant électrique. Après que la pluralité de bornes pour la connexion (14, 24) ont été mutuellement connectées électriquement, une tension de polarisation est appliquée entre la ligne d'alimentation positive (13a) ou la ligne de masse (13b), et la ligne de masse (23b) ou la ligne d'alimentation positive (23a), et l'état de connexion des bornes pour la connexion (14, 24) est inspecté sur la base de l'émission de lumière des unités d'éléments de redresseur pour l'inspection (15 ou 25). Il est ainsi possible d'inspecter des défauts dans des connexions entre des couches dans un dispositif de circuits intégrés à semi-conducteurs formé à partir d'une pluralité de couches de circuits intégrés qui sont mises en couches dans la direction de l'épaisseur en un court temps pour chaque augmentation de ladite mise en couches.
(JA) 互いに積層される集積回路層10及び20に、複数の検査用整流素子部15及び25をそれぞれ形成する。複数の検査用整流素子部15(25)は、複数の接続用端子14(24)のそれぞれと正電源配線13a(23a)及び接地配線13b(23b)との間に接続され、整流素子15a,15b(25a,25b)を含み電流により発光する。複数の接続用端子14及び24を互いに電気的に接続したのち、正電源配線13a(又は接地配線13b)と接地配線23b(又は正電源配線23a)との間にバイアス電圧を印加し、検査用整流素子部15又は25の発光に基づいて、接続用端子14及び24の接続状態を検査する。これにより、複数の集積回路層が厚さ方向に積層されて成る半導体集積回路装置の層間接続不良の有無を、一層積層する毎に短時間で検査することが可能となる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)