WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011158780) DISPOSITIF À SEMI-CONDUCTEURS ET PROCÉDÉ POUR SA FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/158780    N° de la demande internationale :    PCT/JP2011/063482
Date de publication : 22.12.2011 Date de dépôt international : 13.06.2011
CIB :
H01L 29/786 (2006.01), G02F 1/1368 (2006.01), G09F 9/30 (2006.01), H01L 21/20 (2006.01), H01L 21/336 (2006.01), H01L 21/8244 (2006.01), H01L 27/08 (2006.01), H01L 27/11 (2006.01)
Déposants : SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (Tous Sauf US).
YAMANAKA Masaki; (US Seulement).
HOTTA Kazushige; (US Seulement)
Inventeurs : YAMANAKA Masaki; .
HOTTA Kazushige;
Mandataire : OKUDA Seiji; OKUDA & ASSOCIATES 10th Floor, Osaka Securities Exchange Bldg. 8-16, Kitahama 1-chome, Chuo-ku Osaka-shi, Osaka 5410041 (JP)
Données relatives à la priorité :
2010-136347 15.06.2010 JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET PROCÉDÉ POUR SA FABRICATION
(JA) 半導体装置およびその製造方法
Abrégé : front page image
(EN)Disclosed is a semiconductor device wherein an n-channel type first thin film transistor and a p-channel type second thin film transistor are provided on a same substrate. The first thin film transistor has a first semiconductor layer (11), and the second thin film transistor has a second semiconductor layer (20), a third semiconductor layer (21), and a fourth semiconductor layer (22). The first semiconductor layer (11), the second semiconductor layer (20), the third semiconductor layer (21) and the fourth semiconductor layer (22) are formed of the same film, and the first and second semiconductor layers (11, 20) respectively have sloped portions (11e, 20e) positioned at respective peripheries, and main portions (11m, 20m) composed of portions other than the sloped portions. A p-type impurity is implanted into the sloped portion (11e) of the first semiconductor layer at a concentration higher than that in the main portion (11m) of the first semiconductor layer and that in the main portion (20m) of the second semiconductor layer.
(FR)L'invention porte sur un dispositif à semi-conducteurs, dans lequel dispositif un premier transistor en couches minces du type à canal n et un second transistor en couches minces du type à canal p sont disposés sur un même substrat. Le premier transistor en couches minces a une première couche semi-conductrice (11), et le second transistor en couches minces a une deuxième couche semi-conductrice (20), une troisième couche semi-conductrice (21) et une quatrième couche semi-conductrice (22). La première couche semi-conductrice (11), la deuxième couche semi-conductrice (20), la troisième couche semi-conductrice (21) et la quatrième couche semi-conductrice (22) sont constituées par le même film, et les première et deuxième couches semi-conductrices (11, 20), ont, respectivement, des parties en pente (11e, 20e) positionnées à des périphéries respectives, et des parties principales (11m, 20m) constituées par des parties autres que les parties en pente. Une impureté de type p est implantée dans la partie en pente (11e) de la première couche semi-conductrice sous une concentration supérieure à celle dans la partie principale (11m) de la première couche semi-conductrice et à celle dans la partie principale (20m) de la deuxième couche semi-conductrice.
(JA) nチャネル型の第1薄膜トランジスタおよびpチャネル型の第2薄膜トランジスタを同一基板上に備える半導体装置であって、第1薄膜トランジスタは第1半導体層(11)を有し、第2薄膜トランジスタは第2半導体層(20)、第3半導体層(21)および第4半導体層(22)を有し、第1半導体層(11)、第2半導体層(20)、第3半導体層(21)および第4半導体層(22)は同一の膜から形成され、第1および第2半導体層(11)、(20)は、それぞれ、周縁に位置する傾斜部(11e)、(20e)と、傾斜部以外の部分からなる主部(11m)、(20m)とを有し、第1半導体層の傾斜部(11e)に、第1半導体層の主部(11m)および第2半導体層の主部(20m)よりも高い濃度でp型不純物が導入されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)