WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011157814) DISPOSITIF À SEMI-CONDUCTEUR DE PUISSANCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/157814    N° de la demande internationale :    PCT/EP2011/060089
Date de publication : 22.12.2011 Date de dépôt international : 17.06.2011
CIB :
H01L 29/10 (2006.01), H01L 29/06 (2006.01), H01L 29/739 (2006.01), H01L 29/78 (2006.01)
Déposants : ABB TECHNOLOGY AG [CH/CH]; Affolternstrasse 44 CH-8050 Zürich (CH) (Tous Sauf US).
STORASTA, Liutauras [LT/CH]; (CH) (US Seulement).
KOPTA, Arnost [SE/CH]; (CH) (US Seulement).
RAHIMO, Munaf [GB/CH]; (CH) (US Seulement)
Inventeurs : STORASTA, Liutauras; (CH).
KOPTA, Arnost; (CH).
RAHIMO, Munaf; (CH)
Mandataire : APELDOORN-RASSOW, Stefanie; ABB Patent Attorneys Zusammenschluss 154 ABB Schweiz AG Intellectual Property CH-LI/IP Brown Boveri Strasse 6 CH-5400 Baden (CH)
Données relatives à la priorité :
10166258.3 17.06.2010 EP
Titre (EN) POWER SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR DE PUISSANCE
Abrégé : front page image
(EN)A power semiconductor device with a wafer (10) comprising the following layers between an emitter electrode (2) on an emitter side (11) and a collector electrode (25) on a collector side (15) is provided: - an (n-) doped drift layer (3), - an n doped first region (81), which is arranged between the drift layer (3) and the collector electrode (25), - a p doped base layer (4), which is arranged between the drift layer (3) and the emitter electrode (2), which base layer (4) is in direct electrical contact to the emitter electrode (2), - an n doped source region (6), which is arranged at the emitter side (11) embedded into the base layer (4) and contacts the emitter electrode (2), - a gate electrode (7), which is electrically insulated from the base layer (4), the source region (6) and the drift layer (3). The emitter electrode (2) contacts the base layer (4) and the source region (6) within a contact area (22). An active semiconductor cell (18) is formed within the wafer (10), which includes layers or parts of such layers, which lie in orthogonal projection with respect to the emitter side (11) of the contact area (22) of the emitter electrode, to which the source region is in contact, said source region (6), and such a part of the base layer (4), at which an electrically conductive channel can be formed. The device further comprises a p doped well (5), which is arranged in the same plane as the base layer (4), but outside the active cell (18). The well (5) is electrically connected to the emitter electrode (2) at least one of directly or via the base layer (4).
(FR)La présente invention concerne un dispositif à semi-conducteur de puissance doté d'une tranche (10) comprenant les couches suivantes entre une électrode d'émetteur (2) sur un côté d'émetteur (11) et une électrode de collecteur (25) sur un côté de collecteur (15) : - une couche de dérive dopée (n-) (3), - une première zone dopée n (81) disposée entre la couche de dérive (3) et l'électrode de collecteur (25), - une couche de base dopée p (4) disposée entre la couche de dérive (3) et l'électrode d'émetteur (2), ladite couche de base (4) étant en contact électrique direct avec l'électrode d'émetteur (2), - une zone source dopée n (6) disposée sur le côté d'émetteur (11) logé dans la couche de base (4) et qui est en contact avec l'électrode d'émetteur (2), - une électrode grille (7) isolée électriquement de la couche de base (4), de la zone source (6) et de la couche de dérive (3). L'électrode d'émetteur (2) est en contact avec la couche de base (4) et la zone source (6) dans une zone de contact (22). Une cellule active à semi-conducteur (18) est formée dans la tranche (10), comprenant des couches ou des parties de ces couches se situant en saillie orthogonale par rapport au côté d'émetteur (11) de la zone de contact (22) de l'électrode d'émetteur, avec laquelle la zone source est en contact, ladite zone source (6), et une telle partie de la couche de base (4) sur laquelle un canal électroconducteur peut être formé. Le dispositif comprend en outre un puits dopé p (5) disposé dans le même plan que la couche de base (4), mais à l'extérieur de la cellule active (18). Le puits (5) est connecté électriquement à l'électrode d'émetteur (2) directement et/ou par le biais de la couche de base (4).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)