Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2011157568) PROCEDE DE PROTECTION DE MEMOIRE CONFIGURABLE CONTRE LES ERREURS PERMANENTES ET TRANSITOIRES ET DISPOSITIF APPARENTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2011/157568 N° de la demande internationale : PCT/EP2011/059134
Date de publication : 22.12.2011 Date de dépôt international : 01.06.2011
CIB :
G06F 11/10 (2006.01) ,G11C 29/00 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07
Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
08
Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p.ex. en utilisant des codes de contrôle
10
en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p.ex. contrôle de parité, exclusion des 9 ou des 11
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
29
Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne
Déposants :
EVAIN, Samuel [FR/FR]; FR (UsOnly)
BONHOMME, Yannick [FR/FR]; FR (UsOnly)
GHERMAN, Valentin [FR/FR]; FR (UsOnly)
COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES [FR/FR]; 25 rue Leblanc Bâtiment "Le Ponant D" F-75015 Paris, FR (AllExceptUS)
Inventeurs :
EVAIN, Samuel; FR
BONHOMME, Yannick; FR
GHERMAN, Valentin; FR
Mandataire :
BRUNELLI, Gérald; Immeuble "Visium" 22 avenue Aristide Briand F-94117 Arcueil, FR
Données relatives à la priorité :
105484118.06.2010FR
Titre (EN) METHOD OF PROTECTING A CONFIGURABLE MEMORY AGAINST PERMANENT AND TRANSIENT ERRORS AND RELATED DEVICE
(FR) PROCEDE DE PROTECTION DE MEMOIRE CONFIGURABLE CONTRE LES ERREURS PERMANENTES ET TRANSITOIRES ET DISPOSITIF APPARENTE
Abrégé :
(EN) The subject of the invention is a method of protecting a digital memory against permanent and transient errors and a related device. The digital data being stored in at least one storage area (104), said area corresponding to a storage matrix composed of memory cells organized as a given number of rows and columns, said method comprises: an encoding step (101) generating code words from data organized as binary words by applying an asymmetric code introducing at least two different levels of protection, the first so-called high level of protection being associated with a first subgroup of bits of the code word and a second so-called low level of protection being associated with a second subgroup of the same word; a step of exchanging positions of the bits of the code word (102) mapping, for their storage, the bits of high level of protection to the columns of the storage area comprising defective memory cells and the bits of low level of protection to the remaining columns. The invention applies in particular to the fields of digital electronics and nanometric technologies. The invention may be used, for example, in data storage systems.
(FR) L'invention a pour objet un procédé de protection de mémoire numérique contre les erreurs permanentes et transitoires et un dispositif apparenté. Les données numériques étant mémorisées dans au moins une zone de stockage (104), ladite zone correspondant à une matrice de mémorisation composée de cellules de mémoire organisées en un nombre donné de lignes et de colonnes, ledit procédé comporte : une étape d'encodage (101) générant des mots de code à partir des données organisées en mots binaires par application d'un code asymétrique introduisant au moins deux niveaux de protection différents, le premier niveau de protection dit élevé étant associé à un premier sous-groupe de bits du mot de code et un second niveau de protection dit bas étant associé à un deuxième sous-groupe du même mot; une étape d'échange de positions des bits du mot de code (102) faisant correspondre pour leur mémorisation les bits de niveau de protection élevé aux colonnes de la zone de stockage comportant des cellules de mémoire défectueuses et les bits de niveau de protection bas aux colonnes restantes. L'invention s'applique notamment aux domaines de l'électronique numérique et des technologies nanométriques. L'invention peut être utilisée, par exemple, dans des systèmes de mémorisation de données.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : français (FR)
Langue de dépôt : français (FR)