WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011155174) SUBSTRAT DE TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE PRODUCTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/155174    N° de la demande internationale :    PCT/JP2011/003179
Date de publication : 15.12.2011 Date de dépôt international : 06.06.2011
CIB :
H01L 29/786 (2006.01), G02F 1/1368 (2006.01), G09F 9/30 (2006.01), H01L 21/336 (2006.01)
Déposants : SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (Tous Sauf US).
MIYAMOTO, Yoshinobu; (US Seulement).
NAKAGAWA, Okifumi; (US Seulement).
OHTA, Yoshifumi; (US Seulement).
MIZUNO, Hinae; (US Seulement).
CHIKAMA, Yoshimasa; (US Seulement).
YOSHIDA, Tokuo; (US Seulement).
SUZUKI, Masahiko; (US Seulement).
HARUMOTO, Yoshiyuki; (US Seulement).
YAMASHITA, Tetsuya; (US Seulement)
Inventeurs : MIYAMOTO, Yoshinobu; .
NAKAGAWA, Okifumi; .
OHTA, Yoshifumi; .
CHIKAMA, Yoshimasa; .
YOSHIDA, Tokuo; .
SUZUKI, Masahiko; .
HARUMOTO, Yoshiyuki; .
YAMASHITA, Tetsuya; .
MIZUNO, Yuuji;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Données relatives à la priorité :
2010-129976 07.06.2010 JP
Titre (EN) THIN FILM TRANSISTOR SUBSTRATE AND PRODUCTION METHOD FOR SAME
(FR) SUBSTRAT DE TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE PRODUCTION
(JA) 薄膜トランジスタ基板及びその製造方法
Abrégé : front page image
(EN)Disclosed is a TFT substrate (30a) provided with a TFT (5a) which comprises: a gate electrode (14a) disposed on a substrate (10a); a gate insulating film (15) disposed such that the gate electrode (14a) is covered; a semiconductor layer (16a) disposed on top of the gate insulating film (15) and which is formed from an oxide semiconductor in which a channel region (C) is positioned so as to overlap the gate electrode (14a); and a source electrode (19aa) and a drain electrode (19b) disposed on top of the semiconductor layer (16a) and positioned so as to be separated from each other by the channel region (C). A concave section (R) is provided in the surface of the channel region (C) of the semiconductor layer (16a) so as to extend along the channel width direction.
(FR)L'invention concerne un substrat de transistor à couches minces (TFT) (30a) portant un transistor TFT (5a) qui comprend : une électrode de grille (14a) placée sur un substrat (10a) ; un film d'isolation de grille (15) placé de telle sorte que l'électrode de grille (14a) est recouverte ; une couche semiconductrice (16a) placée au-dessus du film d'isolation de grille (15) et qui est formée d'un oxyde semiconducteur dans lequel une région de canal (C) est implantée de manière à recouvrir l'électrode de grille (14a) ; et une électrode de source (19aa) et une électrode de drain (19b) placées sur la couche semiconductrice (16a) et disposées afin d'être séparées l'une de l'autre par la région de canal (C). Une section concave (R) est réalisée dans la surface de la région de canal (C) de la couche semiconductrice (16a) de façon à s'étendre dans la direction de la largeur du canal.
(JA) 基板(10a)に設けられたゲート電極(14a)と、ゲート電極(14a)を覆うように設けられたゲート絶縁膜(15)と、ゲート絶縁膜(15)上に設けられ、ゲート電極(14a)に重なるようにチャネル領域(C)が配置された酸化物半導体からなる半導体層(16a)と、半導体層(16a)上に設けられ、チャネル領域(C)を介して互いに離間するように配置されたソース電極(19aa)及びドレイン電極(19b)とを備えたTFT(5a)が設けられたTFT基板(30a)であって、半導体層(16a)のチャネル領域(C)の表面には、チャネル幅方向に沿って延びるように凹部(R)が設けられている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)