WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011152045) FEUILLE DE PROTECTION DE SURFACE POUR TRANCHES DE SEMICONDUCTEURS, PROCÉDÉ DE FABRICATION DE DISPOSITIFS À SEMICONDUCTEURS ET PROCÉDÉ DE PROTECTION DE TRANCHES DE SEMICONDUCTEURS UTILISANT LA FEUILLE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2011/152045 N° de la demande internationale : PCT/JP2011/003063
Date de publication : 08.12.2011 Date de dépôt international : 31.05.2011
CIB :
H01L 21/683 (2006.01) ,B24B 1/00 (2006.01) ,B24B 7/22 (2006.01)
Déposants : HAYASHISHITA, Eiji; null (UsOnly)
SAIMOTO, Yoshihisa; null (UsOnly)
KATAOKA, Makoto; null (UsOnly)
OZAKI, Katsutoshi; null (UsOnly)
SAKAI, Mitsuru; null (UsOnly)
Mitsui Chemicals Tohcello, Inc.[JP/JP]; Sumitomo Fudosan Kanda Bldg., 7, Kanda Mitoshiro-cho, Chiyoda-ku, Tokyo 1018485, JP (AllExceptUS)
Inventeurs : HAYASHISHITA, Eiji; null
SAIMOTO, Yoshihisa; null
KATAOKA, Makoto; null
OZAKI, Katsutoshi; null
SAKAI, Mitsuru; null
Mandataire : WASHIDA, Kimihito; 8th Floor, Shinjuku First West Bldg. 1-23-7, Nishi-Shinjuku Shinjuku-ku, Tokyo 1600023, JP
Données relatives à la priorité :
2010-12707602.06.2010JP
Titre (EN) SHEET FOR PROTECTING SURFACE OF SEMICONDUCTOR WAFER, SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR WAFER PROTECTION METHOD USING SHEET
(FR) FEUILLE DE PROTECTION DE SURFACE POUR TRANCHES DE SEMICONDUCTEURS, PROCÉDÉ DE FABRICATION DE DISPOSITIFS À SEMICONDUCTEURS ET PROCÉDÉ DE PROTECTION DE TRANCHES DE SEMICONDUCTEURS UTILISANT LA FEUILLE
(JA) 半導体ウェハ表面保護用シート、およびそれを用いた半導体ウェハの保護方法と半導体装置の製造方法
Abrégé : front page image
(EN) Disclosed is a semiconductor wafer surface protection sheet which has excellent adherence to the irregularities on the circuit formation surface of a semiconductor wafer, and has excellent detachability after being ground. Specifically, the semiconductor wafer surface protection sheet has: a substrate layer having a storage modulus (E) (25) at 25˚C of at least 1GPa; a resin layer (A) wherein the storage modulus (EA) (25) at 25˚C and the storage modulus (EA ) (60) at 60˚C satisfy the relationship EA (60)/EA (25) < 0.1, and the modulus of elongation (EA ) at 60˚C is 0.005-1MPa; and a resin layer (B) wherein the storage modulus (EB) (60) at 60˚C is at least 1MPa, and is greater than the storage modulus (EA) (60) at 60˚C of the abovementioned resin layer (A), and which has a thickness of at least 0.1μm but less than 100μm.
(FR) L'invention concerne une feuille de protection de surface pour tranches de semiconducteurs, caractérisée par une excellente adhérence aux irrégularités sur la surface de formation de circuits d'une tranche de semiconducteur, et par une excellente aptitude au détachement après avoir été meulée. Plus spécifiquement, la feuille de protection de surface pour tranches de semiconducteurs comprend : une couche de substrat présentant un module de conservation E (25) à 25˚C d'au moins 1 GPa; une couche (A) de résine caractérisée en ce que le module de conservation EA (25) à 25˚C et le module de conservation EA (60) à 60˚C satisfont la relation EA (60)/EA (25) < 0,1, et en ce que le module d'allongement (EA ) à 60˚C vaut 0,005 à 1 MPa; et une couche (B) de résine caractérisée en ce que le module de conservation EB (60) à 60˚C vaut au moins 1 MPa et est supérieur au module de conservation EA (60) à 60˚C de la couche (A) de résine susmentionnée, et présentant une épaisseur d'au moins 0,1 μm mais inférieure à 100 μm.
(JA)  本発明は、半導体ウェハの回路形成面の凸凹に対する良好な密着性と、研削後の良好な剥離性とを有する半導体ウェハ表面保護シートを提供する。具体的には、25℃における貯蔵弾性率E(25)が1GPa以上である基材層と;25℃における貯蔵弾性率E(25)および60℃における貯蔵弾性率E(60)が、E(60)/E(25)<0.1の関係を満たし、かつ前記60℃における引張弾性率E(60)が0.005~1MPaである樹脂層(A)と;60℃における貯蔵弾性率E(60)が1MPa以上であって前記樹脂層(A)の60℃における貯蔵弾性率E(60)よりも高く、かつ厚さが0.1μm以上100μm未満である樹脂層(B)とを有する半導体ウェハ表面保護用シートが提供される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)