WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011149021) PROCÉDÉ DE FABRICATION D'ÉLÉMENT PHOTOVOLTAÏQUE ET ÉLÉMENT PHOTOVOLTAÏQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/149021    N° de la demande internationale :    PCT/JP2011/062108
Date de publication : 01.12.2011 Date de dépôt international : 26.05.2011
CIB :
H01L 31/04 (2006.01)
Déposants : EVATECH Co., Ltd. [JP/JP]; 188, Oaza-Mori Koaza-Ouchi, Kumiyama-cho, Kuze-gun, Kyoto 6130024 (JP) (Tous Sauf US).
WATANABE, Akira [JP/JP]; (JP) (US Seulement).
INO, Tadahiro [JP/JP]; (JP) (US Seulement).
NISHIMURA, Narichika [JP/JP]; (JP) (US Seulement)
Inventeurs : WATANABE, Akira; (JP).
INO, Tadahiro; (JP).
NISHIMURA, Narichika; (JP)
Mandataire : Kyoto International Patent Law Office; Hougen-Sizyokarasuma Building, 37, Motoakuozi-tyo, Higasinotouin Sizyo-sagaru, Simogyo-ku, Kyoto-si, Kyoto 6008091 (JP)
Données relatives à la priorité :
2010-122937 28.05.2010 JP
Titre (EN) METHOD FOR MANUFACTURING PHOTOVOLTAIC ELEMENT, AND PHOTOVOLTAIC ELEMENT
(FR) PROCÉDÉ DE FABRICATION D'ÉLÉMENT PHOTOVOLTAÏQUE ET ÉLÉMENT PHOTOVOLTAÏQUE
(JA) 光起電力素子の製造方法及び光起電力素子
Abrégé : front page image
(EN)Disclosed is a method for manufacturing a photovoltaic element, wherein troublesome operations in manufacture steps are reduced, and the photovoltaic element can be processed even at a low temperature. Also disclosed is a photovoltaic element. Intrinsic amorphous semiconductor films (2, 6) are formed on one surface of an n-type single crystal silicon substrate (1), an n-type conductive section (n-type amorphous semiconductor film) (7) is formed on the surface of the intrinsic amorphous semiconductor film (6) using a first mask, a p-type conductive section (p-type amorphous semiconductor film ) (3) is formed on the surface of the intrinsic amorphous semiconductor film using a second mask, an insulating film (4) is formed such that at least the n-type single crystal silicon substrate (1) surface is covered, said surface having the amorphous semiconductor films (2, 6) formed thereon, a plurality of conductive holes (13) communicating with the amorphous semiconductor films (2, 6) are formed in the insulating film (4), and electrodes (5, 8) are formed in a region on the insulating film (4) that includes the conductive holes (13), thereby obtaining the photovoltaic element.
(FR)La présente invention concerne un procédé de fabrication d'un élément photovoltaïque, les opérations gênantes des étapes de fabrication étant réduites et l'élément photovoltaïque pouvant être traité, même à basse température. Un élément photovoltaïque est également décrit. Selon l'invention, des films semi-conducteurs amorphes intrinsèques (2, 6) sont formés sur une surface d'un substrat de silicium monocristallin de type n (1), une section conductrice de type n (film semi-conducteur amorphe de type n) (7) est formée sur la surface du film semi-conducteur amorphe intrinsèque (6) à l'aide d'un premier masque, une section conductrice de type p (film semi-conducteur amorphe de type p) (3) est formée sur la surface du film semi-conducteur amorphe intrinsèque à l'aide d'un second masque, un film isolant (4) est formé de telle sorte qu'au moins une surface du substrat de silicium monocristallin de type n (1) sur laquelle sont formés les films semi-conducteurs amorphes (2, 6) soit couverte, une pluralité de trous conducteurs (13) communiquant avec les films semi-conducteurs amorphes (2, 6) est formée dans le film isolant (4) et des électrodes (5, 8) sont formées dans une région sur le film isolant (4) qui comprend les trous conducteurs (13), pour ainsi obtenir l'élément photovoltaïque.
(JA) 本発明の課題は、製造工程の煩雑さを低減し、低温でも処理できる光起電力素子の製造方法及び光起電力素子を提供することである。n型単結晶シリコン基板1の一面に真性非晶質系半導体膜2,6を形成し、第1マスクを用いて前記真性非晶質系半導体膜6の表面にn型導電部(n型非晶質系半導体膜)7を形成し、第2マスクを用いて前記真性非晶質系半導体膜の表面にp型導電部(p型非晶質系半導体膜)3を形成し、前記n型単結晶シリコン基板1の少なくとも前記非晶質系半導体膜2,6が形成された面を覆うように絶縁膜4を形成し、前記絶縁膜4に、非晶質系半導体膜2,6と連通する複数の導通穴13を形成し、前記導通穴13を含む前記絶縁膜4上の領域に電極5,8を形成することにより、本発明の光起電力素子が得られる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)