WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011148617) DISPOSITIF À SEMICONDUCTEUR ET PROCÉDÉ POUR LE PILOTER
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/148617    N° de la demande internationale :    PCT/JP2011/002882
Date de publication : 01.12.2011 Date de dépôt international : 24.05.2011
CIB :
H01L 29/78 (2006.01), H01L 29/12 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
TANAKA, Koutarou; (US Seulement).
HORI, Takashi; (US Seulement).
ADACHI, Kazuhiro; (US Seulement)
Inventeurs : TANAKA, Koutarou; .
HORI, Takashi; .
ADACHI, Kazuhiro;
Mandataire : OKUDA, Seiji; OKUDA & ASSOCIATES, 10th Floor, Osaka Securities Exchange Bldg., 8-16, Kitahama 1-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
Données relatives à la priorité :
2010-121173 27.05.2010 JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR DRIVING SAME
(FR) DISPOSITIF À SEMICONDUCTEUR ET PROCÉDÉ POUR LE PILOTER
(JA) 半導体装置及びその駆動方法
Abrégé : front page image
(EN)Disclosed is an MIS-type semiconductor device, which has a channel layer between a semiconductor body region and a gate insulating film, said channel layer having the reverse semiconductor polarity to the polarity of the semiconductor body region. The Vfb of the semiconductor device is set equivalent to or smaller than the gate rated voltage (Vgcc-) of the polarity on the OFF side of the semiconductor device, thereby suppressing the density of carrier charges induced close to the surface of the semiconductor body region to a predetermined value or less within the operation guaranteed range of the semiconductor device.
(FR)L'invention concerne un dispositif à semiconducteur de type MIS, doté d'une couche de canal entre une région de corps en semiconducteur et un film d'isolation de grille, ladite couche de canal présentant la polarité de semiconducteur inverse de la polarité de la région de corps en semiconducteur. La Vfb du dispositif à semiconducteur est prise à une valeur équivalente ou inférieure à la tension nominale de grille (Vgcc-) de la polarité du côté BLOQUÉ du dispositif à semiconducteur, limitant ainsi la densité de charges porteuses induites près de la surface de la région de corps en semiconducteur à, tout au plus, une valeur prédéterminée dans les limites de la plage de fonctionnement garanti du dispositif à semiconducteur.
(JA) 本発明は、半導体ボディ領域とゲート絶縁膜の間に半導体ボディ領域とは逆の半導体極性のチャネル層を有するMIS型半導体装置であり、当該半導体装置のVfbが、当該半導体装置のOFF側の極性のゲート定格電圧Vgcc-と同等かそれ以下にすることで、半導体ボディ領域表面近傍に誘起されるキャリア電荷密度を当該半導体装置の動作保証範囲内において所定量以下に抑制する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)