WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011148577) CIRCUIT D'ÉLÉMENT FORMANT ORIFICE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2011/148577 N° de la demande internationale : PCT/JP2011/002572
Date de publication : 01.12.2011 Date de dépôt international : 09.05.2011
CIB :
G01R 33/07 (2006.01) ,H01L 43/06 (2006.01)
Déposants : FUJITA, Noriyuki; null (UsOnly)
OGATA, Shigeyuki; null (UsOnly)
OHARA, Takeshi; null (UsOnly)
PANASONIC CORPORATION[JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
Inventeurs : FUJITA, Noriyuki; null
OGATA, Shigeyuki; null
OHARA, Takeshi; null
Mandataire : NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011, JP
Données relatives à la priorité :
2010-11884924.05.2010JP
Titre (EN) HOLE ELEMENT CIRCUIT
(FR) CIRCUIT D'ÉLÉMENT FORMANT ORIFICE
(JA) ホール素子回路
Abrégé : front page image
(EN) Disclosed is a hole element circuit having a small offset voltage. Specifically disclosed is a hole element circuit (10) comprising a hole element (20), a first pair of terminals (23) which are arranged at both ends of the hole element (20) on a first symmetric line, a second pair of terminals (23) which are arranged at both ends of the hole element (20) on a second symmetric line that runs in the right angles with the first symmetric line, and a pattern section (18b) which is formed on the main surface of the hole element (20), wherein the hole element (20) has a shape which is symmetry when the first symmetric line is employed as a line-symmetric axis and is also symmetry when the second symmetric line is employed as a line-symmetric axis, and the pattern section (18b) has a shape which is symmetry when the first symmetric line is employed as a line-symmetric axis and is also symmetry when the second symmetric line is employed as a line-symmetric axis.
(FR) L'invention concerne un circuit d'élément formant orifice qui comprend une faible tension de décalage. De manière spécifique, l'invention concerne un circuit d'élément formant orifice (10) qui comprend un élément formant orifice (20), une première paire de bornes (23) qui sont disposées aux deux extrémités de l'élément formant orifice (20) sur une première ligne symétrique, une seconde paire de bornes (23) qui sont disposées aux deux extrémités de l'élément formant orifice (20) sur une seconde ligne symétrique se trouvant dans les angles droits par rapport à la première ligne symétrique, et une section motif (18b) qui est formée sur la surface principale de l'élément formant orifice (20), ledit élément (20) présentant une forme qui est de la symétrie lorsque la première ligne symétrique est utilisée en tant qu'axe symétrique, et la section motif (18b) présente une forme qui est de la symétrie lorsque la première ligne symétrique est utilisée en tant qu'axe symétrique de ligne et est également de la symétrie lorsque la seconde ligne symétrique est utilisée en tant qu'axe symétrique.
(JA)  オフセット電圧の小さいホール素子回路を提供することを目的とする。 ホール素子回路(10)は、ホール素子(20)と、第1対称線上のホール素子(20)の両端に設けられる第1の端子対(23)と、第1対称線と直交する第2対称線上のホール素子(20)の両端に設けられる第2の端子対(23)と、ホール素子(20)の主面に形成されたパターン部(18b)とを備え、ホール素子(20)は、第1対称線を線対称の軸としたときに対称、かつ、第2対称線を線対称の軸としたときに対称となる形状を有し、パターン部(18b)は、第1対称線を線対称の軸としたときに対称、かつ、第2対称線を線対称の軸としたときに対称となる形状に形成されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)