WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011147061) CIRCUIT INTÉGRÉ TRIDIMENSIONNEL ET PROCÉDÉ DE FABRICATION DE CELUI-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/147061    N° de la demande internationale :    PCT/CN2010/001435
Date de publication : 01.12.2011 Date de dépôt international : 19.09.2010
CIB :
H01L 21/768 (2006.01)
Déposants : INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No. 3 Beitucheng West Road, Chaoyang District Beijing 100029 (CN) (Tous Sauf US).
ZHU, Huilong [US/US]; (US) (US Seulement)
Inventeurs : ZHU, Huilong; (US)
Mandataire : CHINA SCIENCE PATENT & TRADEMARK AGENT CO., LTD; 25/F., Bldg. B, Tsinghua Tongfang Hi-Tech Plaza No. 1, Wangzhuang Road Haidian District Beijing 100083 (CN)
Données relatives à la priorité :
201010189140.X 24.05.2010 CN
Titre (EN) THREE DIMENSION INTEGRATED CIRCUIT AND MANUFACTURING METHOD THEREOF
(FR) CIRCUIT INTÉGRÉ TRIDIMENSIONNEL ET PROCÉDÉ DE FABRICATION DE CELUI-CI
(ZH) 3D集成电路及其制造方法
Abrégé : front page image
(EN)A three dimension (3D) integrated circuit and a manufacturing method thereof are provided. The circuit structure includes a silicon substrate (110). A silicon device (125) is formed on the top surface of the silicon substrate (110). A through-silicon via (270) which runs through the silicon substrate (110) includes an insulation layer (240) covering the sidewall of the through-silicon via (270) and a conductive material (260) filled in the insulation layer (240). The silicon device (125) is connected with the through-silicon via (270) by an interconnection structure (300). And a diffusion capture layer (600) is formed on the bottom surface. The structure is applied to manufacturing the three dimension integrated circuit.
(FR)L'invention concerne un circuit intégré tridimensionnel (3D) et un procédé de fabrication de celui-ci. La structure du circuit comprend un substrat (110) de silicium. Un dispositif (125) de silicium est formé sur la surface supérieure du substrat (110) de silicium. Une interconnexion verticale (270) qui traverse le substrat (110) de silicium comprend une couche isolante (240) couvrant la paroi latérale de l'interconnexion verticale (270), et une matière conductrice (260) remplissant la couche isolante (240). Le dispositif (125) de silicium est connecté à l'interconnexion verticale (270) par une structure (300) d'interconnexion; et une couche (600) de capture par diffusion est formée sur la surface inférieure. Cette structure est utilisée dans la fabrication du circuit intégré tridimensionnel.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)