Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2011147061) CIRCUIT INTÉGRÉ TRIDIMENSIONNEL ET PROCÉDÉ DE FABRICATION DE CELUI-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2011/147061 N° de la demande internationale : PCT/CN2010/001435
Date de publication : 01.12.2011 Date de dépôt international : 19.09.2010
CIB :
H01L 21/768 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768
Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
Déposants :
朱慧珑 ZHU, Huilong [US/US]; US (UsOnly)
中国科学院微电子研究所 INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; 中国北京市朝阳区北土城西路3号 No. 3 Beitucheng West Road, Chaoyang District Beijing 100029, CN (AllExceptUS)
Inventeurs :
朱慧珑 ZHU, Huilong; US
Mandataire :
中科专利商标代理有限责任公司 CHINA SCIENCE PATENT & TRADEMARK AGENT CO., LTD; 中国北京市海淀区王庄路1号清华同方科技大厦B座25层 25/F., Bldg. B, Tsinghua Tongfang Hi-Tech Plaza No. 1, Wangzhuang Road Haidian District Beijing 100083, CN
Données relatives à la priorité :
201010189140.X24.05.2010CN
Titre (EN) THREE DIMENSION INTEGRATED CIRCUIT AND MANUFACTURING METHOD THEREOF
(FR) CIRCUIT INTÉGRÉ TRIDIMENSIONNEL ET PROCÉDÉ DE FABRICATION DE CELUI-CI
(ZH) 3D集成电路及其制造方法
Abrégé :
(EN) A three dimension (3D) integrated circuit and a manufacturing method thereof are provided. The circuit structure includes a silicon substrate (110). A silicon device (125) is formed on the top surface of the silicon substrate (110). A through-silicon via (270) which runs through the silicon substrate (110) includes an insulation layer (240) covering the sidewall of the through-silicon via (270) and a conductive material (260) filled in the insulation layer (240). The silicon device (125) is connected with the through-silicon via (270) by an interconnection structure (300). And a diffusion capture layer (600) is formed on the bottom surface. The structure is applied to manufacturing the three dimension integrated circuit.
(FR) L'invention concerne un circuit intégré tridimensionnel (3D) et un procédé de fabrication de celui-ci. La structure du circuit comprend un substrat (110) de silicium. Un dispositif (125) de silicium est formé sur la surface supérieure du substrat (110) de silicium. Une interconnexion verticale (270) qui traverse le substrat (110) de silicium comprend une couche isolante (240) couvrant la paroi latérale de l'interconnexion verticale (270), et une matière conductrice (260) remplissant la couche isolante (240). Le dispositif (125) de silicium est connecté à l'interconnexion verticale (270) par une structure (300) d'interconnexion; et une couche (600) de capture par diffusion est formée sur la surface inférieure. Cette structure est utilisée dans la fabrication du circuit intégré tridimensionnel.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)