WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011132600) SUBSTRAT EN VERRE POUR TROU D'INTERCONNEXION DE DISPOSITIF SEMICONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/132600    N° de la demande internationale :    PCT/JP2011/059317
Date de publication : 27.10.2011 Date de dépôt international : 14.04.2011
CIB :
H01L 23/15 (2006.01)
Déposants : Asahi Glass Company, Limited [JP/JP]; 5-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008405 (JP) (Tous Sauf US).
KOIKE Akio [JP/JP]; (JP) (US Seulement).
ONO Motoshi [JP/JP]; (JP) (US Seulement).
MURAKAMI Ryota [JP/JP]; (JP) (US Seulement).
KIKUGAWA Shinya [JP/JP]; (JP) (US Seulement)
Inventeurs : KOIKE Akio; (JP).
ONO Motoshi; (JP).
MURAKAMI Ryota; (JP).
KIKUGAWA Shinya; (JP)
Mandataire : OGURI Shohei; Eikoh Patent Firm, Toranomon East Bldg. 10F, 7-13, Nishi-Shimbashi 1-chome, Minato-ku, Tokyo 1050003 (JP)
Données relatives à la priorité :
2010-097225 20.04.2010 JP
Titre (EN) GLASS SUBSTRATE FOR SEMICONDUCTOR DEVICE VIA
(FR) SUBSTRAT EN VERRE POUR TROU D'INTERCONNEXION DE DISPOSITIF SEMICONDUCTEUR
(JA) 半導体デバイス貫通電極用のガラス基板
Abrégé : front page image
(EN)Provided is a glass substrate having greater strength than a conventional glass substrate for a semiconductor device via. A glass substrate for a semiconductor device via has a first surface and a second surface, and has a through-hole that extends from the first surface to the second surface. The first surface and/or the second surface pertain to a glass substrate that has been chemically strengthened.
(FR)L'invention concerne un substrat en verre plus résistant qu'un substrat en verre conventionnel pour trou d'interconnexion de dispositif semiconducteur. Le substrat en verre pour trou d'interconnexion de dispositif semiconducteur selon l'invention présente une première surface et une deuxième surface, et comporte un trou débouchant qui s'étend de la première surface à la deuxième surface. La première surface et / ou la deuxième surface appartiennent à un substrat en verre qui a été renforcé chimiquement.
(JA) 従来の半導体デバイス貫通電極用のガラス基板に比べて、より良好な強度を有するガラス基板を提供する。本発明は、第1の表面と第2の表面とを有し、前記第1の表面から前記第2の表面まで延在する貫通孔を有する、半導体デバイス貫通電極用のガラス基板であって、前記第1および第2の表面の少なくとも一方は、化学強化されていることを特徴とするガラス基板に関する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)