WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011129960) SYSTÈME ET PROCÉDÉ DE SYNCHRONISATION RIGIDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/129960    N° de la demande internationale :    PCT/US2011/029476
Date de publication : 20.10.2011 Date de dépôt international : 22.03.2011
Demande présentée en vertu du Chapitre 2 :    05.11.2011    
CIB :
G06F 11/16 (2006.01)
Déposants : XILINX, INC. [US/US]; 2100 Logic Drive San Jose, CA 95124 (US) (Tous Sauf US)
Inventeurs : STEINER, Glenn, C.; (US)
Mandataire : GEORGE, Thomas; Xilinx, Inc. 2100 Logic Drive San Jose, CA 95124 (US)
Données relatives à la priorité :
12/761,035 15.04.2010 US
Titre (EN) SYSTEM AND METHOD FOR LOCKSTEP SYNCHRONIZATION
(FR) SYSTÈME ET PROCÉDÉ DE SYNCHRONISATION RIGIDE
Abrégé : front page image
(EN)A method and system are provided for synchronizing a first circuit (406, 508, 610) and a second circuit (408, 510, 612). The first and second circuits are signaled to each generate respective waveform outputs. A phase difference is determined between the generated waveform output from the first and second circuits. A clock (404, 502, 504, 602, 604) of the first circuit and/or second circuit is adjusted by an amount corresponding to the determined phase difference. In response to the phase difference being less than a threshold value, the first and second circuits are signaled to begin normal operation.
(FR)L'invention porte sur un procédé et sur un système pour synchroniser un premier circuit (406, 508, 610) et un second circuit (408, 510, 612). Une signalisation est envoyée aux premier et second circuits pour générer chacun des sorties de formes d'onde respectives. Une différence de phase est déterminée entre la sortie de forme d'onde générée par les premier et second circuits. Une horloge (404, 502, 504, 602, 604) du premier circuit et/ou du second circuit est ajustée d'une quantité correspondant à la différence de phase déterminée. En réponse au fait que la différence de phase est inférieure à une valeur seuil, une signalisation est envoyée aux premier et second circuits pour commencer un fonctionnement normal.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)