WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011123415) PROCÉDÉ, APPAREIL ET SYSTÈME POUR ACTIVER UNE INTERFACE DÉTERMINISTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/123415    N° de la demande internationale :    PCT/US2011/030270
Date de publication : 06.10.2011 Date de dépôt international : 29.03.2011
CIB :
G06F 13/14 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95052 (US) (Tous Sauf US).
CHACKO, Bibbing [IN/US]; (US) (US Seulement).
GARCIA, Guadalupe J. [US/US]; (US) (US Seulement).
UPADHYAY, Saurabh [US/US]; (US) (US Seulement)
Inventeurs : CHACKO, Bibbing; (US).
GARCIA, Guadalupe J.; (US).
UPADHYAY, Saurabh; (US)
Mandataire : VINCENT, Lester J.; Blakely Sokoloff Taylor & Zafman 1279 Oakmead Parkway Sunnyvale, California 94085 (US)
Données relatives à la priorité :
12/798,292 01.04.2010 US
Titre (EN) A METHOD, APPARATUS, AND SYSTEM FOR ENABLING A DETERMINISTIC INTERFACE
(FR) PROCÉDÉ, APPAREIL ET SYSTÈME POUR ACTIVER UNE INTERFACE DÉTERMINISTE
Abrégé : front page image
(EN)To address the need for efficient and reliable testing of integrated devices, system on chips, and computers, deterministic behavior for an interface is accomplished by fixing variation in latency associated with receiver and transmitter data stream. The interface may be a serial interface that is PCIe compliant and corrects latency variations in the receiver that consequently results in deterministic transmit data. Consequently, the data received and/or transmitted is predictable with respect to time and facilitates testing and validation of the devices and logic associated with the interface.
(FR)Pour remédier au besoin de test efficace et fiable de dispositifs intégrés, de systèmes sur puces et d'ordinateurs, un comportement déterministe d'une interface est obtenu en fixant la variation de la latence associée à un flux de données de récepteurs et d'émetteurs. L'interface peut être une interface série qui respecte la norme PCIe qui corrige les variations de latence du récepteur, cela conduisant à des données d'émission déterministes. Par conséquent, les données reçues et/ou émises sont prévisibles dans le temps, cela facilitant les tests et la validation des dispositifs et de la logique associée à l'interface.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)