WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2011121658) CIRCUIT D'ÉGALISATION VARIABLE ET DISPOSITIF D'ESSAI UTILISANT CELUI-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2011/121658    N° de la demande internationale :    PCT/JP2010/002357
Date de publication : 06.10.2011 Date de dépôt international : 31.03.2010
CIB :
H03H 7/01 (2006.01), G01R 31/28 (2006.01), G01R 31/319 (2006.01), H04B 3/14 (2006.01)
Déposants : ADVANTEST CORPORATION [JP/JP]; 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071 (JP) (Tous Sauf US).
KOJIMA, Shoji [JP/JP]; (JP) (US Seulement)
Inventeurs : KOJIMA, Shoji; (JP)
Mandataire : MORISHITA, Sakaki; 2-11-12, Ebisu-Nishi, Shibuya-ku, Tokyo 1500021 (JP)
Données relatives à la priorité :
Titre (EN) VARIABLE EQUALIZER CIRCUIT AND TEST DEVICE USING SAME
(FR) CIRCUIT D'ÉGALISATION VARIABLE ET DISPOSITIF D'ESSAI UTILISANT CELUI-CI
(JA) 可変イコライザ回路およびそれを用いた試験装置
Abrégé : front page image
(EN)A variable equalizer circuit (100) equalizes a signal received via a transmission line (3) from a device of a peer. A first resistor (R1) is provided between an output terminal (P2) and a fixed voltage terminal (Pvss), wherein the resistance value is configured to be variable. A first capacitor (C1) is provided between the output terminal (P2) and the fixed voltage terminal (Pvss) in parallel to the first resistor (R1), wherein the capacitance value is configured to be variable. A second resistor (R2) is provided between an input terminal (P1) and the output terminal (P2). A second capacitor (C2) is provided between the input terminal (P1) and the output terminal (P2) in parallel to the second resistor (R2). A shunt resistor (Rs) is provided upon a path, which includes the first capacitor (C1) and the second capacitor (C2), from the input terminal (P1) to the fixed voltage terminal (Pvss).
(FR)La présente invention a trait à un circuit d'égalisation variable (100) qui égalise un signal reçu par l'intermédiaire d'une ligne de transmission (3) à partir du dispositif d'un homologue. Une première résistance (R1) est prévue entre une borne de sortie (P2) et une borne de tension fixe (Pvss), la valeur ohmique étant configurée de manière à être variable. Un premier condensateur (C1) est prévu entre la borne de sortie (P2) et la borne de tension fixe (Pvss) en parallèle avec la première résistance (R1), la valeur de la capacité étant configurée de manière à être variable. Une seconde résistance (R2) est prévue entre une borne d'entrée (P1) et la borne de sortie (P2). Un second condensateur (C2) est prévu entre la borne d'entrée (P1) et la borne de sortie (P2) en parallèle avec la seconde résistance (R2). Une résistance shunt (Rs) est prévue sur un cheminement, qui comprend le premier condensateur (C1) et le second condensateur (C2), depuis la borne d'entrée (P1) jusqu'à la borne de tension fixe (Pvss).
(JA) 可変イコライザ回路100は、通信相手のデバイスから伝送線路3を介して受けた信号をイコライジングする。第1抵抗R1は、出力端子P2と固定電圧端子Pvssの間に設けられ、その抵抗値が可変に構成される。第1キャパシタC1は、出力端子P2と固定電圧端子Pvssの間に、第1抵抗R1と並列に設けられ、その容量値が可変に構成される。第2抵抗R2は、入力端子P1と出力端子P2の間に設けられる。第2キャパシタC2は、入力端子P1と出力端子P2の間に第2抵抗R2と並列に設けられる。シャント抵抗Rsは、入力端子P1から固定電圧端子Pvssに至る第1キャパシタC1および第2キャパシタC2を含む経路上に設けられる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)