Commentaires
Paramétrages

Paramétrages

Aller à Demande

1. WO2011083667 - PROCÉDÉ ET DISPOSITIF DE TRAITEMENT DE PLAQUETTE DE COMPOSÉ SEMI-CONDUCTEUR

Lien permanent
Numéro de publication WO/2011/083667
Date de publication 14.07.2011
N° de la demande internationale PCT/JP2010/072602
Date du dépôt international 16.12.2010
CIB
H01L 21/304 2006.1
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18les dispositifs ayant des corps semi-conducteurs comprenant des éléments du groupe IV de la classification périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
302pour changer leurs caractéristiques physiques de surface ou leur forme, p.ex. gravure, polissage, découpage
304Traitement mécanique, p.ex. meulage, polissage, coupe
CPC
B24B 37/08
BPERFORMING OPERATIONS; TRANSPORTING
24GRINDING; POLISHING
BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING
37Lapping machines or devices; Accessories
04designed for working plane surfaces
07characterised by the movement of the work or lapping tool
08for double side lapping
B24B 37/24
BPERFORMING OPERATIONS; TRANSPORTING
24GRINDING; POLISHING
BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING
37Lapping machines or devices; Accessories
11Lapping tools
20Lapping pads for working plane surfaces
24characterised by the composition or properties of the pad materials
B24B 37/26
BPERFORMING OPERATIONS; TRANSPORTING
24GRINDING; POLISHING
BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING
37Lapping machines or devices; Accessories
11Lapping tools
20Lapping pads for working plane surfaces
26characterised by the shape of the lapping pad surface, e.g. grooved
H01L 21/02013
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02002Preparing wafers
02005Preparing bulk and homogeneous wafers
02008Multistep processes
0201Specific process step
02013Grinding, lapping
Déposants
  • 住友電気工業株式会社 SUMITOMO ELECTRIC INDUSTRIES,LTD. [JP]/[JP] (AllExceptUS)
  • 目崎　義雄 MEZAKI, Yoshio [JP]/[JP] (UsOnly)
  • 山崎　哲弥 YAMAZAKI, Tetsuya [JP]/[JP] (UsOnly)
  • 西浦　隆幸 NISHIURA, Takayuki [JP]/[JP] (UsOnly)
Inventeurs
  • 目崎　義雄 MEZAKI, Yoshio
  • 山崎　哲弥 YAMAZAKI, Tetsuya
  • 西浦　隆幸 NISHIURA, Takayuki
Mandataires
  • 中田　元己 NAKATA, Motomi
Données relatives à la priorité
2010-00039505.01.2010JP
Langue de publication Japonais (ja)
Langue de dépôt japonais (JA)
États désignés
Titre
(EN) METHOD AND APPARATUS FOR PROCESSING COMPOUND SEMICONDUCTOR WAFER
(FR) PROCÉDÉ ET DISPOSITIF DE TRAITEMENT DE PLAQUETTE DE COMPOSÉ SEMI-CONDUCTEUR
(JA) 化合物半導体ウェハの加工方法及び加工装置
front page image
Abrégé
(EN) Disclosed is a polishing method whereby chipping and breaking failures of a compound semiconductor wafer can be reduced. The method for polishing the compound semiconductor wafer, i.e., a method for lapping both the surfaces of the compound semiconductor wafer, includes a step of lapping the semiconductor wafer by disposing the semiconductor wafer between the upper platen and the lower platen, and a soft material is adhered on the upper platen surface on the wafer side. The processing apparatus includes the upper platen and the lower platen, and laps both the surfaces of the semiconductor wafer by having the semiconductor wafer disposed between the upper platen and the lower platen, and the processing apparatus has the soft material adhered on the upper platen surface on the wafer side.
(FR) L'invention concerne un procédé de polissage permettant de diminuer des défauts tels que fissures ou éclats dans un plaquette de composé semi-conducteur. Ce procédé de polissage de plaquette de composé semi-conducteur est un procédé de rodage des deux faces d'une plaquette de composé semi-conducteur. Ce procédé comprend une étape de traitement de rodage dans laquelle la plaquette de composé semi-conducteur est placée entre un plateau supérieur et un plateau inférieur, un matériau doux étant fixé sur le plateau supérieur, sur la face côté plaquette. Le dispositif de traitement de cette invention est un dispositif pour traitement de rodage, lequel comprend un plateau supérieur et un plateau inférieur, et dans lequel la plaquette de composé semi-conducteur est placée entre le plateau supérieur et le plateau inférieur et les deux faces de cette plaquette sont rodées. Un matériau doux est fixé sur le plateau supérieur, sur la face côté plaquette.
(JA) 化合物半導体ウェハの欠け、割れ不良を低減できる研磨加工方法提供する。本発明の化合物半導体ウェハの加工方法は、化合物半導体ウェハの両面をラッピング加工する方法であって、上定盤と下定盤の間に前記半導体ウェハを配置してラッピング加工する工程を含み、前記上定盤の前記ウェハ側の面に軟質材が貼り付けられている。本発明の加工装置は、上定盤と下定盤を含み、前記上定盤と下定盤の間に半導体ウェハを配置してその両面をラッピング加工するための加工装置であって、前記上定盤の前記ウェハ側の面に軟質材が貼り付けられている。
Documents de brevet associés
JP3160497
CN102696096
JPWO2011083667
Dernières données bibliographiques dont dispose le Bureau international
# -