Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2011056852 - CIRCUIT D'ATTAQUE SDBT À HAUTE PERFORMANCE POUR ALIMENTATION ÉVOLUTIVE

Numéro de publication WO/2011/056852
Date de publication 12.05.2011
N° de la demande internationale PCT/US2010/055276
Date du dépôt international 03.11.2010
CIB
H03K 19/0175 2006.01
HÉLECTRICITÉ
03CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
KTECHNIQUE DE L'IMPULSION
19Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
0175Dispositions pour le couplage; Dispositions pour l'interface
H04L 25/02 2006.01
HÉLECTRICITÉ
04TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
LTRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
25Systèmes à bande de base
02Détails
CPC
H03F 2200/408
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
2200Indexing scheme relating to amplifiers
408the output amplifying stage of an amplifier comprising three power stages
H03F 2200/513
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
2200Indexing scheme relating to amplifiers
513the amplifier being made for low supply voltages
H03F 2203/45644
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
2203Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
45Indexing scheme relating to differential amplifiers
45644the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
H03F 2203/45648
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
2203Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
45Indexing scheme relating to differential amplifiers
45648the LC comprising two current sources, which are not cascode current sources
H03F 2203/45702
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
2203Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
45Indexing scheme relating to differential amplifiers
45702the LC comprising two resistors
H03F 3/45183
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
FAMPLIFIERS
3Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
45Differential amplifiers
45071with semiconductor devices only
45076characterised by the way of implementation of the active amplifying circuit in the differential amplifier
45179using MOSFET transistors as the active amplifying circuit
45183Long tailed pairs
Déposants
  • TEXAS INSTRUMENTS INCORPORATED [US]/[US] (AllExceptUS)
  • TEXAS INSTRUMENTS JAPAN LIMITED [JP]/[JP] (JP)
  • BHAKTA, Bhavesh, G. [US]/[US] (UsOnly)
  • MORGAN, Mark, W. [US]/[US] (UsOnly)
Inventeurs
  • BHAKTA, Bhavesh, G.
  • MORGAN, Mark, W.
Mandataires
  • FRANZ, Warren, L.
Données relatives à la priorité
12/613,20205.11.2009US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) HIGH PERFORMACE LVDS DRIVER FOR SCALABLE SUPPLY
(FR) CIRCUIT D'ATTAQUE SDBT À HAUTE PERFORMANCE POUR ALIMENTATION ÉVOLUTIVE
Abrégé
(EN)
An apparatus has a first supply rail (VDD) supplying a voltage between about 1.8V and about 3.3V; a second supply rail (Vss); and an input stage (302) coupled between that first and second supply rails that receives a differential input signal (INP, INM). The input stage includes at least one differential input pair of complementary metal oxide semiconductor (CMOS) transistors (M5, M6). A first output stage (304) is coupled to the input stage and to at least one of the first and second supply rails. The first output stage includes a plurality of diode-connected transistors (Ql, Q2). A second output stage (306) is coupled between the first and second supply rails and to the first output stage. The second output stage includes a first plurality of transistors (Q3, Q4). A third output stage (308) is coupled between the first and second supply rails and to the first and second output stages. The third output stage includes a second plurality of transistors (Q5, Q6) and a pair of differential output terminals (OUTP, OUTM)coupled to each of the second and third stages. The pair of differential output terminals carry a differential current that travels in a first direction and is supplied through the second output stage when the differential input signal is in a first state, and travels in a second direction and is supplied through the third output stage when the differential input signal is in a second state.
(FR)
La présente invention a trait à un appareil qui est pourvu d'un premier pôle d'alimentation (VDD) fournissant une tension entre environ 1,8 V et environ 3,3 V ; d'un second pôle d'alimentation (Vss) ; et d'un étage d'entrée (302) couplé entre ces premier et second pôles d'alimentation qui reçoit un signal d'entrée différentiel (INP, INM). L'étage d'entrée inclut au moins une paire d'entrées différentielles de transistors (M5, M6) métal-oxyde-semi-conducteur complémentaire (CMOS). Un premier étage de sortie (304) est couplé à l'étage d'entrée et à au moins un des premier et second pôles d'alimentation. Le premier étage de sortie inclut une pluralité de transistors connectés en diode (Ql, Q2). Un deuxième étage de sortie (306) est couplé entre les premier et second pôles d'alimentation et au premier étage de sortie. Le deuxième étage de sortie inclut une première pluralité de transistors (Q3, Q4). Un troisième étage de sortie (308) est couplé entre les premier et second pôles d'alimentation et aux premier et second étages de sortie. Le troisième étage de sortie inclut une seconde pluralité de transistors (Q5, Q6) et une paire de bornes de sortie différentielles (OUTP, OUTM) couplées à chacun des deuxième et troisième étages. La paire de bornes de sortie différentielles achemine un courant différentiel qui se déplace dans une première direction et est fourni au moyen du deuxième étage de sortie lorsque le signal d'entrée différentiel est dans un premier état, et se déplace dans une seconde direction et est fourni au moyen du troisième étage de sortie lorsque le signal d'entrée différentiel est dans un second état.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international