WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010095592) PROCÉDÉ DE PRODUCTION D'UN ENSEMBLE TRANCHE DE SEMI-CONDUCTEUR, ENSEMBLE TRANCHE DE SEMI-CONDUCTEURS ET DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/095592    N° de la demande internationale :    PCT/JP2010/052193
Date de publication : 26.08.2010 Date de dépôt international : 15.02.2010
CIB :
H01L 23/10 (2006.01), H01L 23/02 (2006.01), H01L 27/14 (2006.01)
Déposants : SUMITOMO BAKELITE COMPANY LIMITED [JP/JP]; 5-8, Higashi-shinagawa 2-chome, Shinagawa-ku, Tokyo 1400002 (JP) (Tous Sauf US).
SATO Toshihiro [JP/JP]; (JP) (US Seulement).
KAWATA Masakazu [JP/JP]; (JP) (US Seulement).
YONEYAMA Masahiro [JP/JP]; (JP) (US Seulement).
TAKAHASHI Toyosei [JP/JP]; (JP) (US Seulement).
DEJIMA Hirohisa [JP/JP]; (JP) (US Seulement).
SHIRAISHI Fumihiro [JP/JP]; (JP) (US Seulement)
Inventeurs : SATO Toshihiro; (JP).
KAWATA Masakazu; (JP).
YONEYAMA Masahiro; (JP).
TAKAHASHI Toyosei; (JP).
DEJIMA Hirohisa; (JP).
SHIRAISHI Fumihiro; (JP)
Mandataire : ASAHI Kazuo; (JP)
Données relatives à la priorité :
2009-039843 23.02.2009 JP
Titre (EN) METHOD FOR PRODUCING SEMICONDUCTOR WAFER ASSEMBLY, SEMICONDUCTOR WAFER ASSEMBLY, AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE PRODUCTION D'UN ENSEMBLE TRANCHE DE SEMI-CONDUCTEUR, ENSEMBLE TRANCHE DE SEMI-CONDUCTEURS ET DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体ウエハー接合体の製造方法、半導体ウエハー接合体および半導体装置
Abrégé : front page image
(EN)Disclosed is a method for producing a semiconductor wafer assembly, which is characterized by comprising: a step wherein a spacer-forming film comprising a supporting base and a spacer-forming layer is prepared; a step wherein the spacer-forming layer of the spacer-forming film is bonded to a semiconductor wafer; a step wherein a mask is arranged on the supporting base side of the spacer-forming film, and the spacer-forming layer is selectively exposed using the mask by means of exposure light transmitted through the supporting base; a step wherein the supporting base is removed; a step wherein a spacer is formed on the semiconductor wafer by developing the spacer-forming layer; and a step wherein a transparent substrate is joined to a surface of the spacer, said surface being on the reverse side of the surface that is bonded with the semiconductor wafer.
(FR)La présente invention concerne un procédé permettant de produire un ensemble tranche de semi-conducteurs, caractérisé en ce qu'il comprend : une étape au cours de laquelle un film de formation de séparateur qui comprend une base de soutien et une couche de formation de séparateur est préparé ; une étape au cours de laquelle la couche de formation de séparateur est liée à une tranche à semi-conducteurs ; une étape au cours de laquelle un masque est agencé du côté de la base de soutien du film de formation de séparateur, et la couche de formation de séparateur est exposée de manière sélective à l'aide du manque au moyen d'une lumière d'exposition transmise par la base de soutien ; une étape au cours de laquelle la base de soutien est supprimée ; une étape au cours de laquelle un séparateur est formé sur la tranche de semi-conducteur par le développement de la couche de formation de séparateur ; une étape au cours de laquelle un substrat transparent est relié à une surface du séparateur, ladite surface se trouvant sur le côté inverse de la surface qui est liée à la tranche de semi-conducteur.
(JA) 本発明の半導体ウエハー接合体の製造方法は、支持基材とスペーサ形成層とを有するスペーサ形成用フィルムを用意する工程と、スペーサ形成用フィルムのスペーサ形成層を半導体ウエハーに貼着する工程と、スペーサ形成用フィルムの支持基材側にマスクを設置し、マスクを用いて露光光が支持基材を透過するようにしてスペーサ形成層を選択的に露光する工程と、支持基材を除去する工程と、スペーサ形成層を現像し半導体ウエハー上にスペーサを形成する工程と、スペーサの半導体ウエハーとは反対の面に透明基板を接合する工程とを有することを特徴とする。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)