WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010095355) PROCÉDÉ DE DÉCOUPAGE EN DÉS D'UNE TRANCHE DE SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/095355    N° de la demande internationale :    PCT/JP2010/000343
Date de publication : 26.08.2010 Date de dépôt international : 21.01.2010
CIB :
H01L 21/301 (2006.01)
Déposants : SHOWA DENKO K.K. [JP/JP]; 13-9, Shibadaimon 1-chome, Minato-ku, Tokyo 1058518 (JP) (Tous Sauf US).
OKANO, Taichi [JP/JP]; (JP) (US Seulement)
Inventeurs : OKANO, Taichi; (JP)
Mandataire : SHIGA, Masatake; (JP)
Données relatives à la priorité :
2009-038240 20.02.2009 JP
Titre (EN) METHOD FOR DICING SEMICONDUCTOR WAFER
(FR) PROCÉDÉ DE DÉCOUPAGE EN DÉS D'UNE TRANCHE DE SEMI-CONDUCTEUR
(JA) 半導体ウェーハのダイシング方法
Abrégé : front page image
(EN)A method for dicing a semiconductor wafer is provided with: a step of evaluating the characteristics of an element formed on a semiconductor wafer and discriminating an acceptable element; a step of determining a cutting line for cutting and separating an acceptable area on the semiconductor wafer, on which the acceptable element is formed, into predetermined elements; and a step of cutting the semiconductor wafer along each cutting line.  A plurality of elements having different sizes are obtained from the semiconductor wafer at the same time with excellent yield by employing the method.
(FR)L'invention porte sur un procédé de découpage en dés d'une tranche de semi-conducteur qui comprend : une étape d'évaluation des caractéristiques d'un élément formé sur une tranche de semi-conducteur et de détermination d'un élément acceptable ; une étape de détermination de ligne de coupe pour couper et séparer une zone acceptable sur la tranche de semi-conducteur, sur laquelle l'élément acceptable est formé, en des éléments prédéterminés ; et une étape de coupe de la tranche de semi-conducteur le long de chaque ligne de coupe. Une pluralité d'éléments, présentant des tailles différentes, sont obtenus à partir de la tranche de semi-conducteur en même temps avec un excellent rendement à l'aide du procédé.
(JA) 半導体ウエーハ上に形成された素子の特性を評価して、良品の素子を識別するステップと、良品の素子が形成された半導体ウェーハ上の良品エリアを、所定の素子ごとに切断分離するための切断ラインを決定するステップと、各切断ラインに沿って半導体ウェーハを切断するステップと、を備えることを特徴とする半導体ウェーハのダイシング方法によって、半導体ウエーハから複数の異なるサイズの素子を同時に歩留まり良く取得することができる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)