WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010092636) CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/092636    N° de la demande internationale :    PCT/JP2009/004539
Date de publication : 19.08.2010 Date de dépôt international : 11.09.2009
CIB :
G11C 11/413 (2006.01), H01L 21/822 (2006.01), H01L 21/8244 (2006.01), H01L 27/04 (2006.01), H01L 27/10 (2006.01), H01L 27/11 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
AGATA, Yasuhiro; (US Seulement).
NARUMI, Noriaki; (US Seulement).
YAMAGAMI, Yoshinobu; (US Seulement).
MASUO, Akira; (US Seulement)
Inventeurs : AGATA, Yasuhiro; .
NARUMI, Noriaki; .
YAMAGAMI, Yoshinobu; .
MASUO, Akira;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Données relatives à la priorité :
2009-032644 16.02.2009 JP
Titre (EN) SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
(JA) 半導体集積回路
Abrégé : front page image
(EN)A system LSI (100) provided with a logic circuit (104) and a plurality of SRAM macros (103) comprises power supply circuits (102) which receive a voltage (VDDP) supplied from the outside of the system LSI (100) and generate a stabilized voltage (VDDM) lower than the voltage (VDDP).  The voltage (VDDM) generated by the power supply circuits (102) is supplied to an SRAM memory cell (103a) of each of the plurality of SRAM macros (103) and a voltage (VDD) supplied from the outside is supplied to an SRAM logic circuit (103b) of each of the SRAM macros (103).  The voltage (VDD) is also supplied to the logic circuit (104) from the outside.
(FR)L'invention porte sur un système LSI (100), pourvu d'un circuit logique (104) et d'une pluralité de macros de mémoires vives statiques (SRAM), (103) qui comporte des circuits d'alimentation électrique (102) qui reçoivent une tension (VDDP) distribuée de l'extérieur du système LSI (100) et qui génèrent une tension stabilisée (VDDM) inférieure à la tension (VDDP). La tension (VDDM) générée par les circuits d'alimentation électrique (102) est fournie à une cellule de la mémoire de SRAM (103a) de chacune de la pluralité des macros de SRAM (103) et une tension (VDD) fournie depuis l'extérieur est fournie à un circuit logique de SRAM (103b) de chacune des macros de SRAM (103). La tension (VDD) est également appliquée au circuit logique (104) depuis l'extérieur.
(JA) ロジック回路104と複数のSRAMマクロ103とを有するシステムLSI100は、システムLSI100の外部から供給された電圧VDDPを受けて該電圧VDDPよりも低い安定化電圧VDDMを生成する電源回路102を備える。複数の各SRAMマクロ103のSRAMメモリセル103aには、電源回路102によって生成された電圧VDDMが供給されているとともに、各SRAMマクロ103のSRAMロジック回路103bには、外部から供給された電圧VDDが供給される。また、ロジック回路104には、電圧VDDが外部から供給される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)