WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010089799) SYSTÈME DE MÉMOIRE CACHE, SYSTÈME INFORMATIQUE ET PROCÉDÉ D'ACCÈS À UNE MÉMOIRE CACHE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/089799    N° de la demande internationale :    PCT/JP2009/000458
Date de publication : 12.08.2010 Date de dépôt international : 06.02.2009
CIB :
G06F 12/08 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa, 2118588 (JP) (Tous Sauf US).
NAKAMURA, Tomotake [JP/JP]; (JP) (US Seulement).
HONDOU, Mikio [JP/JP]; (JP) (US Seulement)
Inventeurs : NAKAMURA, Tomotake; (JP).
HONDOU, Mikio; (JP)
Mandataire : WATANABE, Akihiko; Kaimei Patent Office, 305, 50-14, Sendagi 3-chome, Bunkyo-ku, Tokyo 1130022 (JP)
Données relatives à la priorité :
Titre (EN) CACHE MEMORY SYSTEM, COMPUTER SYSTEM, AND CACHE MEMORY ACCESS METHOD
(FR) SYSTÈME DE MÉMOIRE CACHE, SYSTÈME INFORMATIQUE ET PROCÉDÉ D'ACCÈS À UNE MÉMOIRE CACHE
(JA) キャッシュメモリシステム、コンピュータシステム、及びキャッシュメモリアクセス方法
Abrégé : front page image
(EN)An index/tag generation unit (11) generates, according to a main storage address: a tag containing an upper-node continuous bit string and a lower-node continuous bit string in a main storage address; and an index as a continuous bit string sandwiched by the upper-node continuous bit string and the lower-node continuous bit string which are at least tags among the continuous bit strings in the main storage address. A cache memory (121) uses the index as a cache address so as to store a tag and data. An access unit (122) uses the index so as to access the data stored in the cache memory (121).
(FR)Selon l'invention, une unité de génération d'indice/étiquette (11) génère, selon une adresse de stockage principale : une étiquette contenant une chaîne de bits continue de nœud supérieur et une chaîne de bits continue de nœud inférieur, dans une adresse de stockage principale ; et un indice, sous la forme d'une chaîne de bits continue prise en sandwich par la chaîne de bits continue de nœud supérieur et la chaîne de bits continue de nœud inférieur, qui sont au moins des étiquettes parmi les chaînes de bits continues de l'adresse de stockage principale. Une mémoire cache (121) utilise l'indice en tant qu'adresse de mémoire cache de façon à stocker une étiquette et des données. Une unité d'accès (122) utilise l'indice de façon à accéder aux données stockées dans la mémoire cache (121).
(JA) インデックス・タグ生成部11は、主記憶アドレスに基づいて、主記憶アドレスにおける上位の連続ビット列と下位の連続ビット列とを含むタグと、主記憶アドレスにおける連続ビット列の中の、少なくともタグである上位の連続ビット列と下位の連続ビット列との間に挟まれた連続ビット列であるインデックスとを、生成する。キャッシュメモリ121は、インデックスをキャッシュアドレスとして用いて、タグ及びデータを格納する。アクセス部122は、インデックスを用いて、キャッシュメモリ121に格納されたデータにアクセスする。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)