WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010088140) PROCÉDÉ ET APPAREIL POUR EFFECTUER LA MODÉLISATION DE CIRCUIT RLC ET L'EXTRACTION POUR DES MODÈLES DE CIRCUIT INTÉGRÉ TRIDIMENSIONNEL (3D-IC)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/088140    N° de la demande internationale :    PCT/US2010/021714
Date de publication : 05.08.2010 Date de dépôt international : 22.01.2010
CIB :
H01L 23/12 (2006.01), H01L 23/20 (2006.01)
Déposants : SYNOPSYS, INC. [US/US]; 700 E. Middlefield Road Mountain View, CA 94043 (US) (Tous Sauf US).
CHEN, Qiushi [CA/US]; (US) (US Seulement).
QIU, Beifang [US/US]; (US) (US Seulement).
CHIANG, Charles C. [US/US]; (US) (US Seulement).
HU, Xiaoping [CN/US]; (US) (US Seulement).
KOSHY, Mathew [US/US]; (US) (US Seulement).
BISWAS, Baribrata [US/US]; (US) (US Seulement)
Inventeurs : CHEN, Qiushi; (US).
QIU, Beifang; (US).
CHIANG, Charles C.; (US).
HU, Xiaoping; (US).
KOSHY, Mathew; (US).
BISWAS, Baribrata; (US)
Mandataire : YAO, Shun; Park, Vaughan & Fleming LLP 2820 Fifth Street Davis, California 95618-7759 (US)
Données relatives à la priorité :
12/363,485 30.01.2009 US
Titre (EN) METHOD AND APPARATUS FOR PERFORMING RLC MODELING AND EXTRACTION FOR THREE-DIMENSIONAL INTEGRATED CIRCUIT (3D-IC) DESIGNS
(FR) PROCÉDÉ ET APPAREIL POUR EFFECTUER LA MODÉLISATION DE CIRCUIT RLC ET L'EXTRACTION POUR DES MODÈLES DE CIRCUIT INTÉGRÉ TRIDIMENSIONNEL (3D-IC)
Abrégé : front page image
(EN)One embodiment of the present invention provides a system that performs an RLC extraction for a three-dimensional integrated circuit (3D-IC) die. During operation, the system receives a 3D-IC die description. The system then transforms the 3D-IC die description into a set of 2D-IC die descriptions, wherein the transform maintains equivalency between the set of 2D-IC die descriptions and the 3D-IC die description. Next, for each 2D-IC die description in the set of 2D-IC die descriptions, the system performs an electrical property extraction using a 2D-IC extraction tool to obtain a 2D-IC RLC netlist file. The system then combines the set of 2D-IC RLC netlist files for the set of 2D-IC die descriptions to form an RLC netlist file for the 3D-IC die description.
(FR)Selon un mode de réalisation, la présente invention concerne un système qui effectue une extraction de circuit RLC pour une matrice de circuit intégré tridimensionnel (3D-IC). Lors de son fonctionnement, le système reçoit une description d'une matrice de circuit 3D. Le système transforme ensuite la description de la matrice de circuit 3D en un ensemble de descriptions de matrice de circuit 2D, la transformation préservant l'équivalence entre l'ensemble de descriptions de matrice de circuit intégré 2D et la description de la matrice de circuit intégré 3D. Ensuite, pour chaque description de matrice de circuit intégré 2D, le système effectue une extraction de propriétés électriques au moyen d'un outil d'extraction de circuit intégré 2D pour obtenir un fichier de liste des interconnexions de circuit RLC 2D. Le système combine ensuite l'ensemble de fichiers de liste d'interconnexions de circuit RLC 2D pour former un fichier de liste d'interconnexions de circuit RLC pour la description de matrice de circuit intégré 3D.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)