WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010085008) APPAREIL DE RÉCUPÉRATION DE DONNÉES D'HORLOGE NUMÉRIQUE ET EMETTEUR-RÉCEPTEUR COMPRENANT UN TEL APPAREIL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/085008    N° de la demande internationale :    PCT/KR2009/000321
Date de publication : 29.07.2010 Date de dépôt international : 22.01.2009
CIB :
H03L 7/08 (2006.01), H04L 7/00 (2006.01)
Déposants : GLONET SYSTEMS, INC. [KR/KR]; #94-46 7 ga, Yeongdeungpo-dong, Yeongdeungpo-gu Seoul 150-037 (KR) (Tous Sauf US).
JEONG, Deog Kyoon [KR/KR]; (KR) (US Seulement).
OH, Do Hwan [KR/KR]; (KR) (US Seulement).
SNU R&DB FOUNDATION [KR/KR]; San 56-1, Silim-dong, Gwanak-gu Seoul 151-742 (KR) (Tous Sauf US)
Inventeurs : JEONG, Deog Kyoon; (KR).
OH, Do Hwan; (KR)
Mandataire : WON, Tae Young; #1905, Sung-ji Heights III 642-6, Yeoksam-dong Gangnam-gu Seoul 135-717 (KR)
Données relatives à la priorité :
Titre (EN) DIGITAL CLOCK DATA RECOVERY APPARATUS AND A TRANSCEIVER COMPRISING THE SAME
(FR) APPAREIL DE RÉCUPÉRATION DE DONNÉES D'HORLOGE NUMÉRIQUE ET EMETTEUR-RÉCEPTEUR COMPRENANT UN TEL APPAREIL
(KO) 디지털 클럭 데이터 복원기 및 이를 적용한 트랜시버
Abrégé : front page image
(EN)The present invention relates to a clock data recovery apparatus having all circuits thereof digital-circuitized through a digital filter and a digitally controlled oscillator (DCO). A DCO according to the present invention has a chain of plural inverters, and a variable resistance switch matrix is configured between the inverters and a voltage source for supplying a source current to each of the inverters to tune the oscillation frequency through variation of a supply voltage. Here, the variable resistance switch matrix is implemented by using a PMOS transistor array, and meanwhile a vertical resistance is further inserted between columns of the switch matrix to equalize between the frequency tuning step at a lower level and the frequency tuning step at a high level. Also, to resolve the occurrence of jitter problems, a primary sigma delta modulator is used for implementing a dithering circuit and a segment thermometer scheme is applied to tune a DCO with a smaller number of routing lines.
(FR)La présente invention concerne un appareil de récupération de données d'horloge numérique dans lequel tous les circuits sont reliés entre eux numériquement par l'intermédiaire d'un filtre numérique, et un oscillateur à commande numérique (DCO). L'oscillateur à commande numérique selon l'invention comprend une chaîne de plusieurs inverseurs et une matrice de commutation à résistance variable est ménagée entre les inverseurs et une source de tension pour fournir un courant source à chacun des inverseurs afin de syntoniser la fréquence d'oscillation par variation d'une tension d'alimentation. Dans ce mode de réalisation, la matrice de commutation à résistance variable est mise en oeuvre au moyen d'un réseau de transistors PMOS, et pendant qu'une résistance verticale est insérée entre des colonnes de la matrice de commutation afin de s'égaliser entre l'étape de syntonisation de fréquence à un niveau inférieur et l'étape de syntonisation de fréquence à un niveau élevée. En outre, afin de résoudre les problèmes de gigue, un modulateur sigma-delta primaire est utilisé pour mettre en oeuvre un circuit de juxtaposition et un schéma de thermomètre segmenté est appliqué afin de syntoniser un oscillateur à commande numérique avec un plus petit nombre de lignes d'acheminement.
(KO)본 발명은 디지털 필터 회로(digital filter)와 디지털 제어 발진기(DCO; digitally controlled oscillator)를 사용해서 회로 전체를 디지털 회로화 한 클럭 데이터 복원기에 관한 것으로서, 본 발명에 따른 디지털 제어 발진기는 복수 개의 인버터 체인을 구비하고 있으며, 각각의 인버터들에게 전원 전류를 공급하는 전원 전압과 인버터 사이에 가변 저항 스위칭 매트릭스를 구성하여 공급 전원을 변화시켜 발진 주파수를 튜닝한다. 여기서, 가변 저항 스위칭 매트릭스는 PMOS 트랜지스터 배열을 사용하여 구현하되, 낮은 레벨에서의 주파수 튜닝 스텝과 높은 레벨에서의 주파수 튜닝 스텝을 서로 균등화하기 위하여 스위칭 매트릭스의 열과 열 사이에 수직 저항을 추가로 삽입하고 있다. 또한, 지터 발생 문제를 해소하기 위하여 제1차 시그마 델타 모듈레이터를 사용해서 디더링 회로를 구현하고 있으며, 세그먼트 써모미터 방식을 적용하여 적은 개수의 라우팅 라인으로 디지털 제어 발진기를 튜닝하고 있다.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : coréen (KO)
Langue de dépôt : coréen (KO)