WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010084844) PROCÉDÉ DE PRODUCTION DE LIGNE DE CÂBLAGE POUR SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/084844    N° de la demande internationale :    PCT/JP2010/050514
Date de publication : 29.07.2010 Date de dépôt international : 18.01.2010
CIB :
H01L 21/3205 (2006.01), C23C 14/34 (2006.01), C23C 14/58 (2006.01), H01L 21/285 (2006.01), H01L 21/768 (2006.01), H01L 23/52 (2006.01)
Déposants : KABUSHIKI KAISHA KOBE SEIKO SHO [JP/JP]; 10-26, Wakinohama-cho 2-chome, Chuo-ku, Kobe-shi, Hyogo 6518585 (JP) (Tous Sauf US).
ONISHI Takashi; (US Seulement).
MIZUNO Masao; (US Seulement).
SAKAMOTO Masayuki; (US Seulement).
SATO Taiki; (US Seulement).
KOHAMA Kazuyuki; (US Seulement).
ITO Kazuhiro; (US Seulement).
MURAKAMI Masanori; (US Seulement)
Inventeurs : ONISHI Takashi; .
MIZUNO Masao; .
SAKAMOTO Masayuki; .
SATO Taiki; .
KOHAMA Kazuyuki; .
ITO Kazuhiro; .
MURAKAMI Masanori;
Mandataire : OGURI Shohei; Eikoh Patent Firm, Toranomon East Bldg. 10F, 7-13, Nishi-Shimbashi 1-chome, Minato-ku, Tokyo 1050003 (JP)
Données relatives à la priorité :
2009-009971 20.01.2009 JP
Titre (EN) METHOD FOR PRODUCING SEMICONDUCTOR WIRING LINE
(FR) PROCÉDÉ DE PRODUCTION DE LIGNE DE CÂBLAGE POUR SEMI-CONDUCTEUR
(JA) 半導体配線の製造方法
Abrégé : front page image
(EN)Disclosed is a method for producing a Cu-based wiring line in a semiconductor device, wherein a Cu-Ti alloy is directly buried in a recess that is formed in an insulating film on a semiconductor substrate. The method is characterized in that the Cu-Ti alloy is formed by sputtering and contains not less than 0.5% by atom but not more than 3.0% by atom of Ti, and that a step wherein the Cu-Ti alloy is heated under the heating conditions specified below is performed when or after the Cu-Ti alloy is buried in the recess. Consequently, a Cu-based wiring line exhibiting a high performance (low electrical resistivity) and high reliability (high EM resistance) can be obtained, for example, in a semiconductor device such as an Si semiconductor device which is typified by an ULSI (ultra large scale integrated circuit). (Heating conditions) Heating temperature: 350-600°C Heating time: 10-120 min Temperature increase rate from room temperature to the above-mentioned heating temperature: 10°C/min or more Oxygen partial pressure in heating atmosphere: from 1 × 10-7 to 1 × 10-4 atom
(FR)La présente invention porte sur un procédé de production d'une ligne de câblage à base de Cu dans un dispositif à semi-conducteurs, un alliage Cu-Ti étant directement enfoui dans une cavité qui est formée dans un film isolant sur un substrat semi-conducteur. Le procédé est caractérisé en ce que l'alliage Cu-Ti n'est pas formé par pulvérisation cathodique et contient un taux supérieur ou égal à 0,5 % par atome mais un taux inférieur ou égal à 3,0 % par atome de Ti, et en ce qu'une étape dans laquelle l'alliage Cu-Ti est chauffé dans les conditions de chauffage spécifiées ci-après est effectuée pendant ou après que l'alliage Cu-Ti est enfoui dans la cavité. Par conséquent, une ligne de câblage à base de Cu présentant une performance élevée (résistivité électrique faible) et une fiabilité élevée (résistance EM élevée) peut être obtenue, par exemple, dans un dispositif à semi-conducteurs tel qu'un dispositif à semi-conducteurs Si qui est représenté de manière typique par un circuit intégré à ultra grande échelle (ULSI). (Conditions de chauffage) Température de chauffage : 350-600°C Temps de chauffage : 10-120 min Vitesse d'augmentation de température de la température ambiante à la température de chauffage mentionnée ci-dessus : 10°C/min ou plus Pression partielle en oxygène dans l'atmosphère de chauffage : de 1 × 10-7 à 1 × 10-4 atomes
(JA) 本発明は、半導体基板上の絶縁膜に設けられた凹部にCu-Ti合金が直接埋め込まれてなる半導体装置のCu系配線の製造方法であって、前記Cu-Ti合金が、Tiを0.5原子%以上3.0原子%以下含むものであり、かつ、前記Cu-Ti合金をスパッタリング法で形成し、該Cu-Ti合金を前記凹部に埋め込む時または埋め込み後に、該Cu-Ti合金を下記加熱条件で加熱する工程を含むことを特徴とする。これにより、例えばULSI(超大規模集積回路)等に代表されるSi半導体デバイス等の半導体装置において、高性能(低電気抵抗率)かつ高信頼性(高EM耐性)を示すCu系配線を提供することができる。 (加熱条件) 加熱温度:350~600℃ 加熱時間:10~120min 室温から上記加熱温度までの昇温速度:10℃/min.以上 加熱雰囲気における酸素分圧:1×10-7~1×10-4atm
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)