WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010082504) DISPOSITIF SEMI-CONDUCTEUR, SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF DE STOCKAGE SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/082504    N° de la demande internationale :    PCT/JP2010/000236
Date de publication : 22.07.2010 Date de dépôt international : 18.01.2010
CIB :
H01L 29/786 (2006.01), H01L 21/28 (2006.01), H01L 21/336 (2006.01), H01L 21/8238 (2006.01), H01L 21/8244 (2006.01), H01L 27/08 (2006.01), H01L 27/092 (2006.01), H01L 27/11 (2006.01), H01L 29/423 (2006.01), H01L 29/49 (2006.01)
Déposants : HITACHI, LTD. [JP/JP]; 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280 (JP) (Tous Sauf US).
TSUCHIYA, Ryuta [JP/JP]; (JP) (US Seulement).
SUGII, Nobuyuki [JP/JP]; (JP) (US Seulement).
MORITA, Yusuke [JP/JP]; (JP) (US Seulement).
YOSHIMOTO, Hiroyuki [JP/JP]; (JP) (US Seulement).
ISHIGAKI, Takashi [JP/JP]; (JP) (US Seulement).
KIMURA, Shinichiro [JP/JP]; (JP) (US Seulement)
Inventeurs : TSUCHIYA, Ryuta; (JP).
SUGII, Nobuyuki; (JP).
MORITA, Yusuke; (JP).
YOSHIMOTO, Hiroyuki; (JP).
ISHIGAKI, Takashi; (JP).
KIMURA, Shinichiro; (JP)
Mandataire : Polaire I.P.C.; 7-1,Hatchobori 2-chome, Chuo-ku, Tokyo 1040032 (JP)
Données relatives à la priorité :
2009-008850 19.01.2009 JP
Titre (EN) SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SAME, AND SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR, SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF DE STOCKAGE SEMI-CONDUCTEUR
(JA) 半導体装置およびその製造方法、並びに半導体記憶装置
Abrégé : front page image
(EN)Disclosed is an SOI-MISFET having excellent characteristics of low power consumption and high speed operation, wherein the area of elements is reduced. Specifically, an N conductivity type MISFET region and a P conductivity type MISFET region in an SOI-MISFET are formed to share one same diffusion layer region.  Meanwhile, well diffusion layers of the N conductivity type MISFET region and the P conductivity type MISFET region, to which a substrate potential is applied, are isolated from each other by an STI layer.  Since the diffusion layer regions of the N conductivity type MISFET region and the P conductivity type MISFET region, which serve as an output part of an CMISFET, are formed as one common region and directly connected by a metal silicide, the area of elements is reduced.
(FR)L'invention concerne un MISFET SOI présentant d'excellentes caractéristiques de faible consommation et de fonctionnement à grande vitesse dans lequel l'aire des éléments est réduite. Spécifiquement, une zone MISFET de type de conductivité N et une zone MISFET de type de conductivité P dans un MISFET SOI sont formées pour partager une même zone de couche de diffusion. Conjointement, des couches de diffusion de puits de la zone MISFET de type de conductivité N et de la zone MISFET de type de conductivité P auxquelles est appliqué un potentiel de substrat sont isolées l'une de l'autre par une couche STI. Puisque les zones de couche de diffusion de la zone MISFET de type de conductivité N et de la zone MISFET de type de conductivité P qui servent de partie de sortie d'un CMISFET sont formées comme une zone commune et directement connectées par un siliciure de métal, l'aire des éléments est réduite.
(JA) 低消費電力・高速動作に優れるSOI-MISFETにおいて、素子面積を縮小する。 SOI型MISFETのN導電型MISFET領域とP導電型MISFET領域の拡散層領域を共通化する、一方、N導電型MISFET領域とP導電型MISFET領域の基板電位を印加するウエル拡散層は、各々STI層によって分離させる。CMISFETの出力部となる上記N導電型MISFET領域とP導電型MISFET領域の拡散層領域は共通化され、珪化金属にて直接接続することで、素子面積を縮小する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)