WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010082251) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/082251    N° de la demande internationale :    PCT/JP2009/005678
Date de publication : 22.07.2010 Date de dépôt international : 28.10.2009
CIB :
H01L 21/768 (2006.01), H01L 21/314 (2006.01), H01L 21/318 (2006.01), H01L 21/3205 (2006.01), H01L 23/52 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
MORINAGA, Yasunori; (US Seulement)
Inventeurs : MORINAGA, Yasunori;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Données relatives à la priorité :
2009-006834 15.01.2009 JP
Titre (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
Abrégé : front page image
(EN)Disclosed is a method for manufacturing a semiconductor device, which comprises: a step (a) wherein an interlayer insulating film is formed on a substrate; a step (b) wherein the interlayer insulating film is provided with a wiring line; a step (c) wherein the upper surface of the wiring line and the upper surface of the interlayer insulating film are coated with an organic solution; a step (d) wherein the upper surface of the wiring line and the upper surface of the interlayer insulating film are coated with a silylating solution after the step (c); a step (e) wherein the substrate is heated after the step (d); and a step (f) wherein a first liner insulating film is formed at least on the upper surface of the wiring line.
(FR)La présente invention a trait à un procédé de fabrication d'un dispositif à semi-conducteur, qui comprend les étapes suivantes : (a) une couche isolante intermédiaire est formée sur un substrat ; (b) la couche isolante intermédiaire est dotée d'une ligne de câblage ; (c) la surface supérieure de la ligne de câblage et la surface supérieure de la couche isolante intermédiaire sont revêtues d'une solution organique ; (d) la surface supérieure de la ligne de câblage et la surface supérieure de la couche isolante intermédiaire sont revêtues d'une solution silylée après l'étape (c) ; (e) le substrat est chauffé après l'étape (d) ; et (f) une première couche isolante de chemise conductrice est formée au moins sur la surface supérieure de la ligne de câblage.
(JA) 半導体装置の製造方法は、基板上に層間絶縁膜を形成する工程(a)と、層間絶縁膜に配線を形成する工程(b)と、配線の上面及び層間絶縁膜の上面に有機溶液を塗布する工程(c)と、工程(c)の後に、配線の上面及び層間絶縁膜の上面にシリル化溶液を塗布する工程(d)と、工程(d)の後に、基板を加熱する工程(e)と、少なくとも配線の上面上に第1のライナー絶縁膜を形成する工程(f)とを備えている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)