WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010082239) COMPARATEUR ET CONVERTISSEUR ANALOGIQUE/NUMÉRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/082239    N° de la demande internationale :    PCT/JP2009/003476
Date de publication : 22.07.2010 Date de dépôt international : 23.07.2009
CIB :
H03K 5/08 (2006.01), H03M 1/12 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
SATSUKA, Tomohiko; (US Seulement).
NAKA, Junichi; (US Seulement).
SUSHIHARA, Kouji; (US Seulement)
Inventeurs : SATSUKA, Tomohiko; .
NAKA, Junichi; .
SUSHIHARA, Kouji;
Mandataire : MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Données relatives à la priorité :
2009-004871 13.01.2009 JP
Titre (EN) COMPARATOR AND A/D CONVERTER
(FR) COMPARATEUR ET CONVERTISSEUR ANALOGIQUE/NUMÉRIQUE
(JA) 比較器およびA/D変換器
Abrégé : front page image
(EN)A current lowering factor detection unit (2a) detects lowering of a power source voltage (VDD) of a dynamic comparator (1).  Upon detection of lowering of the power source voltage (VDD) by the current lowering factor detection unit (2a), a substrate bias control unit (3a) controls a substrate bias voltage (VBIAS3) of MOS transistors (m0a, m0b) constituting a comparison unit (10) and/or substrate bias voltages (VBIAS1, VBIAS2) of MOS transistors (m2a, m2b, m3a, m3b) constituting a positive feedback unit (20) in the direction that the threshold value voltage of the MOS transistor becomes smaller.
(FR)Un module de détection de facteur de réduction de courant (2a) détecte une réduction d'une tension d'alimentation (VDD) d'un comparateur dynamique (1). Dès la détection d'une réduction de la tension d'alimentation (VDD) par le module de détection de facteur de réduction de courant (2a), un module de commande de polarisation de substrat (3a) commande une tension de polarisation de substrat (VBIAS3) de transistors MOS (m0a, m0b) constituant un module de comparaison (10) et/ou des tensions de polarisation de substrat (VBIAS1, VBIAS2) de transistors MOS (m2a, m2b, m3a, m3b) constituant un module de rétroaction positive (20) dans un sens de réduction de la tension de seuil des transistors MOS.
(JA) 電流低下要因検出部(2a)は、ダイナミック型比較器(1)の電源電圧(VDD)の低下を検出する。基板バイアス制御部(3a)は、電流低下要因検出部(2a)によって電源電圧(VDD)の低下が検出されると、比較部(10)を構成するMOSトランジスタ(m0a,m0b)の基板バイアス電圧(VBIAS3),および/または,正帰還部(20)を構成するMOSトランジスタ(m2a,m2b,m3a,m3b)の基板バイアス電圧(VBIAS1,VBIAS2)を当該MOSトランジスタの閾値電圧が小さくなる方向に制御する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)