WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010080645) SOUS-SYSTÈME DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/080645    N° de la demande internationale :    PCT/US2009/068999
Date de publication : 15.07.2010 Date de dépôt international : 21.12.2009
CIB :
G06T 1/60 (2006.01), H04N 7/26 (2006.01), G06F 12/02 (2006.01), G06F 12/08 (2006.01), G06F 13/16 (2006.01), G11C 7/10 (2006.01), G11C 19/38 (2006.01), G11C 19/28 (2006.01)
Déposants : MAXIM INTEGRATED PRODUCTS, INC. [US/US]; 120 San Gabriel Drive Sunnyvale, CA 94086 (US) (Tous Sauf US)
Inventeurs : RUBINSTEIN, Jorge; (US).
ROOYAKKERS, Albert; (US)
Mandataire : NORTH WEBER & BAUGH LLP; ATTN: Michael V. North 2479 E. Bayshore Rd. Suite 707 Palo Alto, California 94303 (US)
Données relatives à la priorité :
12/319,750 12.01.2009 US
12/322,571 04.02.2009 US
12/380,410 26.02.2009 US
Titre (EN) MEMORY SUBSYSTEM
(FR) SOUS-SYSTÈME DE MÉMOIRE
Abrégé : front page image
(EN)Embodiments of the present invention are directed to memory subsystems implemented within, or connected to and accessed by, parallel, pipelined, integrated-circuit implementations of computational engines designed to solve complex computational problems. Additional embodiments of the present invention are directed to memory subsystems implemented within, or connected to and accessed by, a variety of different types of electronic devices. One embodiment of the present invention comprises a memory controller implemented in a first integrated circuit or other electronic system and one or more separate memory devices. Alternative embodiments of the present invention incorporate the memory controller within one or more memory devices that are connected to, and accessed by, an integrated-circuit-implemented computational engine or another electronic device. In alternative embodiments of the present invention, the memory controller and memory are together integrated within a computational engine or another electronic device. Alternative embodiments of the present invention include a multi-access memory that interfaces to a simpler memory controller for connection to, or integration within, a computational engine or other electronic device.
(FR)Certains modes de réalisation de la présente invention concernent des sous-systèmes de mémoire implémentés dans, ou connectés à et accessibles par des implémentations par circuit intégré parallèles, en pipeline de moteurs de calcul conçus pour résoudre des problèmes de calcul complexes. D'autres modes de réalisation de la présente invention concernent des sous-systèmes de mémoire implémentés dans, ou connectés à et accessibles par une variété de différents types de dispositifs électroniques. Un mode de réalisation de la présente invention fait intervenir un contrôleur de mémoire dans un premier circuit intégré ou un autre système électronique et un ou plusieurs dispositifs de mémoire séparés. D'autres modes de réalisation de la présente invention font intervenir le contrôleur mémoire dans un ou plusieurs dispositifs de mémoire qui sont connectés à, et accessibles par un moteur de calcul implémenté par circuit intégré ou un autre dispositif électronique. Dans d'autres modes de réalisation de la présente invention, le contrôleur de mémoire et la mémoire sont intégrés dans un moteur de calcul ou un autre dispositif électronique. D'autres modes de réalisation de la présente invention font intervenir une mémoire à accès multiple qui fait office d'interface avec un contrôleur de mémoire plus simple pour la connexion à, ou l'intégration dans un moteur de calcul ou un autre dispositif électronique.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)