WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010080444) PROCÉDÉS ET SYSTÈMES POUR LA GESTION DE CONSOMMATION D'ÉNERGIE D'UN PROCESSEUR À RECONNAISSANCE DE FORMES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/080444    N° de la demande internationale :    PCT/US2009/068273
Date de publication : 15.07.2010 Date de dépôt international : 16.12.2009
CIB :
G06F 7/02 (2006.01)
Déposants : MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way Boise, Idaho 83707-0006 (US) (Tous Sauf US).
PAWLOWSKI, J., Thomas [US/US]; (US) (US Seulement)
Inventeurs : PAWLOWSKI, J., Thomas; (US)
Mandataire : FLETCHER, Michael G.; Fletcher Yoder PC 7915 FM 1960 West Suite 330 Houston, TX 77070 (US)
Données relatives à la priorité :
12/350,142 07.01.2009 US
Titre (EN) METHODS AND SYSTEMS FOR POWER CONSUMPTION MANAGEMENT OF A PATTERN-RECOGNITION PROCESSOR
(FR) PROCÉDÉS ET SYSTÈMES POUR LA GESTION DE CONSOMMATION D'ÉNERGIE D'UN PROCESSEUR À RECONNAISSANCE DE FORMES
Abrégé : front page image
(EN)Disclosed are methods and devices, among which is a device that includes a pattern-recognition processor (14, 96, 98). In some embodiments, the pattern-recognition processor (14, 96, 98) includes a first block (106) of feature cells (100, 102, 104) coupled to a decoder (28) via a first plurality of local input conductors (120), a first block-disabling circuit (96, 124), and a plurality of global input conductors (119). The pattern-recognition processor (14, 96, 98) further includes a second block (114) of feature cells (108, 110, 122) coupled to the decoder (28) via a second plurality of local input conductors (120), a second block-disabling circuit (98, 126), and the plurality of global input conductors (119).
(FR)L'invention concerne des procédés et dispositifs, parmi lesquels un dispositif qui comprend un processeur à reconnaissance de formes (14, 96, 98). Dans certains modes de réalisation, le processeur à reconnaissance de formes (14, 96, 98) comprend un premier bloc (106) de cellules de caractéristiques (100, 102, 104) couplées à un décodeur (28) via une première pluralité de conducteurs d'entrée locale (120), un premier circuit de blocage de bloc (96, 124) et une pluralité de conducteurs d'entrée globale (119). Le processeur à reconnaissance de formes (14, 96, 98) comprend en outre un deuxième bloc (114) de cellules de caractéristiques (108, 110, 122) couplées au décodeur (28) via une deuxième pluralité de conducteurs d'entrée locale (120), un deuxième circuit de blocage de bloc (98, 126) et la pluralité de conducteurs d'entrée globale.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)