WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010079827) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/079827    N° de la demande internationale :    PCT/JP2010/050151
Date de publication : 15.07.2010 Date de dépôt international : 08.01.2010
CIB :
H01L 27/10 (2006.01), H01L 45/00 (2006.01), H01L 49/00 (2006.01)
Déposants : NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (Tous Sauf US).
TADA, Munehiro [JP/JP]; (JP) (US Seulement).
SAKAMOTO, Toshitsugu [JP/JP]; (JP) (US Seulement).
SAITO, Yukishige [JP/JP]; (JP) (US Seulement).
YABE, Yuko [JP/JP]; (JP) (US Seulement).
SAKOTSUBO, Yukihiro [JP/JP]; (JP) (US Seulement).
HADA, Hiromitsu [JP/JP]; (JP) (US Seulement)
Inventeurs : TADA, Munehiro; (JP).
SAKAMOTO, Toshitsugu; (JP).
SAITO, Yukishige; (JP).
YABE, Yuko; (JP).
SAKOTSUBO, Yukihiro; (JP).
HADA, Hiromitsu; (JP)
Mandataire : KATO, Asamichi; c/o A. Kato & Associates, 20-12, Shin-Yokohama 3-chome, Kohoku-ku, Yokohama-shi, Kanagawa 2220033 (JP)
Données relatives à la priorité :
2009-004037 09.01.2009 JP
Titre (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
Abrégé : front page image
(EN)Disclosed is a semiconductor device with a built-in resistance change element that makes it possible to increase reliability, increase density, and decrease electrode resistance. Disclosed is a semiconductor device that has a resistance change element inside a multilayer wiring layer on a semiconductor substrate, wherein the resistance change element is configured with a resistance change element film, the resistance of which changes, interposed between an upper electrode and a lower electrode, and wherein the multilayer wiring layer is equipped with at least wiring that is electrically connected to the lower electrode and a plug that is electrically connected to the upper electrode, and wherein a barrier metal covers the side surfaces and bottom of the plug, and the topmost part of the upper electrode directly contacts with the barrier metal, and is configured from the same material as the barrier metal, or a material that contains the same constituents as the constituents contained in the barrier metal.
(FR)L'invention concerne un dispositif semi-conducteur avec un élément de changement de résistance intégré qui permet d'augmenter la fiabilité, d'augmenter la densité et de réduire la résistance des électrodes. Elle concerne un dispositif semi-conducteur qui comporte un élément de changement de résistance à l'intérieur d'une couche de circuit multicouche sur un substrat semi-conducteur, dans lequel l'élément de changement de résistance est configuré avec une pellicule d'élément de changement de résistance dont la résistance change, intercalée entre une électrode supérieure et une électrode inférieure, et dans lequel la couche de circuit multicouche est équipée d'au moins un circuit qui est électriquement connecté à l'électrode inférieure et une borne qui est électriquement connectée à l'électrode supérieure, et dans lequel un métal de barrière recouvre les surfaces latérales et le fond de la borne et la partie supérieure de l'électrode supérieure est en contact direct avec le métal de barrière et est configurée à partir du même matériau que le métal de barrière ou un matériau qui contient les mêmes constituants que les constituants contenus dans le métal de barrière.
(JA) 高信頼化、高密度化、かつ、電極抵抗の低減化が可能な抵抗変化素子を搭載した半導体装置を提供する。半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置であって、前記抵抗変化素子は、上部電極と下部電極との間に、抵抗が変化する抵抗変化素子膜が介在した構成となっており、前記多層配線層は、少なくとも、前記下部電極と電気的に接続された配線と、前記上部電極と電気的に接続されたプラグと、を備え、前記プラグの側面乃至底部は、バリアメタルによって覆われており、前記上部電極の最上部は、前記バリアメタルと直接触しており、前記バリアメタルと同一材料、又はバリアメタルに含まれる成分と同一成分を含む材料で構成されている。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)