WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010022366) DIVISEUR RADIOFRÉQUENCE À FAIBLE CONSOMMATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/022366    N° de la demande internationale :    PCT/US2009/054679
Date de publication : 25.02.2010 Date de dépôt international : 21.08.2009
CIB :
H03L 7/193 (2006.01), H03K 23/66 (2006.01)
Déposants : QUALCOMM INCORPORATED [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, CA 92121 (US) (Tous Sauf US).
ELLERSICK, William, Frederick [US/US]; (US) (US Seulement)
Inventeurs : ELLERSICK, William, Frederick; (US)
Mandataire : XU, Jiayu; Attn: International IP Administration 5775 Morehouse Drive San Diego, CA 92121 (US)
Données relatives à la priorité :
12/195,733 21.08.2008 US
Titre (EN) LOW POWER RADIO FREQUENCY DIVIDER
(FR) DIVISEUR RADIOFRÉQUENCE À FAIBLE CONSOMMATION
Abrégé : front page image
(EN)In accordance with the present disclosure, a multi-modulus divider (MMD) circuit configured for operation at high frequencies may include a cascade of multiple divide-by-2-or-3 cells that divides an input clock signal to produce a pulse signal. The MMD circuit may also include a pulse stretching circuit that extends the duration of the pulse signal, thereby outputting an output clock signal. The cascade of divide-by-2-or-3 cells and the pulse stretching circuit may be implemented using full-swing complementary metal-oxide-semiconductor (CMOS) circuits. Each divide-by-2-or-3 cell may be organized so that a critical path of the divide-by-2-or-3 cell comprises a first dynamic flip flop, a second dynamic flip flop, and no more than two logic stages between the first dynamic flip flop and the second dynamic flip flop.
(FR)La présente invention concerne un circuit diviseur à modules multiples (MMD) configuré pour fonctionner à des fréquences pouvant inclure une cascade de cellules multiples de division par 2 ou 3 qui divise un signal d’horloge d’entrée pour produire un signal d’impulsions. Le circuit MMD peut également comporter un circuit d’étalement des impulsions qui prolonge la durée du signal d’impulsions, permettant ainsi l’émission d’un signal d’horloge de sortie. La cascade de cellules de division par 2 ou 3 et le circuit d’étalement des impulsions peuvent être mis en œuvre au moyen de circuits semi-conducteurs à oxyde de métal complémentaire (CMOS). Chaque cellule de division par 2 ou 3 peut être organisée de sorte qu’un chemin critique de la cellule de division par 2 ou 3 comprenne une première bascule bistable, une seconde bascule bistable, et pas plus de deux étages logiques entre la première bascule bistable et la seconde bascule bistable.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)