WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010021134) DISPOSITIF DE MÉMOIRE NON VOLATILE DE TYPE RÉSISTANCE VARIABLE ET PROCÉDÉ DE FORMATION DE CELLULE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/021134    N° de la demande internationale :    PCT/JP2009/003969
Date de publication : 25.02.2010 Date de dépôt international : 20.08.2009
CIB :
H01L 27/10 (2006.01), G11C 13/00 (2006.01), H01L 45/00 (2006.01), H01L 49/00 (2006.01)
Déposants : PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (Tous Sauf US).
MURAOKA, Shunsaku; (US Seulement).
KANZAWA, Yoshihiko; (US Seulement).
MITANI, Satoru; (US Seulement).
KATAYAMA, Koji; (US Seulement).
SHIMAKAWA, Kazuhiko; (US Seulement).
FUJII, Satoru; (US Seulement).
TAKAGI, Takeshi; (US Seulement)
Inventeurs : MURAOKA, Shunsaku; .
KANZAWA, Yoshihiko; .
MITANI, Satoru; .
KATAYAMA, Koji; .
SHIMAKAWA, Kazuhiko; .
FUJII, Satoru; .
TAKAGI, Takeshi;
Mandataire : NII, Hiromori; (JP)
Données relatives à la priorité :
2008-212256 20.08.2008 JP
Titre (EN) VARIABLE RESISTANCE NONVOLATILE MEMORY DEVICE AND MEMORY CELL FORMATION METHOD
(FR) DISPOSITIF DE MÉMOIRE NON VOLATILE DE TYPE RÉSISTANCE VARIABLE ET PROCÉDÉ DE FORMATION DE CELLULE MÉMOIRE
(JA) 抵抗変化型不揮発性記憶装置およびメモリセルの形成方法
Abrégé : front page image
(EN)A memory cell (300) is configured so that it is equipped with a semiconductor substrate (301); a variable resistance element (309) that consists of a lower electrode (309a), an upper electrode (309c), and a variable resistance layer (309b), the resistance value of which reversibly changes based on the application of voltage signals of different polarities across the two electrodes; and an N-type MOS transistor (317) configured on the main surface of the semiconductor substrate (301), wherein the variable resistance layer (309b) comprises an oxygen-depleted transition metal oxide layer (309b-1) that contacts the lower electrode (309a) and is composed of MOx, and an oxygen-depleted transition metal oxide layer (309b-2) that contacts the upper electrode (309c) and is composed of MOy (where x
(FR)La cellule mémoire comporte : un substrat à semiconducteur (301) ; un élément de résistance variable (309) qui est formé d’une couche de résistance variable (309b)dont la valeur de résistance varie de manière réversible en se basant sur des signaux de tension électrique dont la polarité diffère et qui se transmettent entre deux électrodes, une électrode inférieure (309a) et une électrode supérieure (309c) ; un transistor MOS de type N qui a été composé sur le plan principal du substrat à semiconducteur (301).La couche de résistance variable (309b) possède une couche en oxyde (309b-1) de métal de transition de type déficient en oxygène d’une composition de MOx au contact de l’électrode inférieure (309a) ainsi qu’une couche en oxyde (309b-2) de métal de transition de type déficient en oxygène d’une composition de MOY (avec la condition x
(JA) 半導体基板(301)と、下部電極(309a)と上部電極(309c)と両電極間に与えられる極性の異なる電圧信号に基づいて可逆的に抵抗値が変化する抵抗変化層(309b)とからなる抵抗変化素子(309)と、半導体基板(301)の主面に構成されたN型MOSトランジスタ(317)とを備え、抵抗変化層(309b)は、下部電極(309a)と接してMOxなる組成の酸素不足型の遷移金属の酸化物層(309b-1)と、上部電極(309c)と接してMOy(但し、x<y)なる組成の酸素不足型の遷移金属の酸化物層(309b-2)とを有し、抵抗変化層(309b)を高抵抗化させる極性の電圧信号がトランジスタ(317)と抵抗変化素子(309)に印加されたとき、トランジスタ(317)に基板バイアス効果が発生しないように、ドレインとなるN型拡散層領域(302b)と下部電極(309a)とを接続してメモリセル(300)が構成される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)