WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010018779) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/018779    N° de la demande internationale :    PCT/JP2009/063925
Date de publication : 18.02.2010 Date de dépôt international : 06.08.2009
CIB :
H01L 25/065 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01), H01Q 7/00 (2006.01)
Déposants : KEIO UNIVERSITY [JP/JP]; 15-45,Mita 2-chome,Minato-ku, Tokyo 1088345 (JP) (Tous Sauf US).
KURODA Tadahiro [JP/JP]; (JP) (US Seulement)
Inventeurs : KURODA Tadahiro; (JP)
Mandataire : MANABE Kiyoshi; (JP)
Données relatives à la priorité :
2008-207878 12.08.2008 JP
Titre (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
Abrégé : front page image
(EN)A semiconductor device and a manufacturing method therefor, that sufficiently lowers the defect rate of products after laminate-mounting, even when a chip is selected using a conventional, simple, inexpensive wafer test. A first mounting device, comprised by stacking multiple first semiconductor chips and a second semiconductor chip that controls the communication of the first semiconductor chip with the outside or the communication between the first semiconductor chips, and a second mounting device, having at least one third semiconductor chip that communicates with the second semiconductor chip, are mounted on a mounting substrate. The third semiconductor chips function as substitutes for the first semiconductor chips that do not operate correctly, and are stacked in a quantity that is equal to or greater than the quantity of the first semiconductor chips—of the first semiconductor chips within the first mounting device—for assuming the functions of the first semiconductor chips that do not operate correctly.
(FR)La présente invention concerne un dispositif semi-conducteur et son procédé de fabrication. Ledit procédé réduit suffisamment le taux de défauts des produits après un montage en stratifié, même lorsqu’une puce est sélectionnée à l’aide d’un test de tranche classique, simple et bon marché. Un premier dispositif de montage composé par l’empilement de multiples premières puces semi-conductrices et d’une deuxième puce semi-conductrice qui commande la communication de la première puce semi-conductrice avec l’extérieur ou la communication entre les premières puces semi-conductrices, et un second dispositif de montage, comportant au moins une troisième puce semi-conductrice qui communique avec la deuxième puce semi-conductrice, sont montés sur un substrat de montage. Les troisièmes puces semi-conductrices fonctionnent comme des substituts pour les premières puces semi-conductrices qui ne fonctionnent pas correctement, et sont empilées en une quantité qui est supérieure ou égale à la quantité des premières puces semi-conductrices (des premières puces semi-conductrices dans le premier dispositif de montage) pour adopter les fonctions des premières puces semi-conductrices qui ne fonctionnent pas correctement.
(JA) 半導体装置及びその製造方法に関し、従来どおりの簡易で安価なウェハーテストでチップを選別しても、積層実装した後の製品の不良率を十分に低くする。  複数の第1の半導体チップと、第1の半導体チップと外部との通信、又は、第1の半導体チップ間の通信を制御する第2の半導体チップとを積層した第1の実装装置と、第2の半導体チップと通信する少なくとも一つの第3の半導体チップを有した第2の実装装置を実装基板上に実装し、第3の半導体チップは第1の半導体チップの代替機能を有しており、第1の実装装置内の第1の半導体チップ内の正常動作しない第1の半導体チップの数と同じ数或いはそれ以上の数が積層され、正常動作しない第1の半導体チップの機能を代行させる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)