WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010017031) TROU D'INTERCONNEXION TRAVERSANT DE TRANCHE ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/017031    N° de la demande internationale :    PCT/US2009/051338
Date de publication : 11.02.2010 Date de dépôt international : 22.07.2009
CIB :
H01L 21/8234 (2006.01), H01L 27/06 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, NY 10504 (US) (Tous Sauf US).
DING, Hanyi [CN/US]; (US) (US Seulement).
JOSEPH, Alvin [US/US]; (US) (US Seulement).
STAMPER, Anthony [US/US]; (US) (US Seulement)
Inventeurs : DING, Hanyi; (US).
JOSEPH, Alvin; (US).
STAMPER, Anthony; (US)
Mandataire : HARDING, Riyon, W.; (US)
Données relatives à la priorité :
12/188,229 08.08.2008 US
Titre (EN) THROUGH WAFER VIA AND METHOD OF MAKING SAME
(FR) TROU D'INTERCONNEXION TRAVERSANT DE TRANCHE ET SON PROCÉDÉ DE FABRICATION
Abrégé : front page image
(EN)A through wafer via structure. The structure includes: a semiconductor substrate (100) having a top surface (105) and an opposite bottom surface (320); and an array of through wafer vias comprising at least one electrically conductive through wafer via (130) and at least one electrically non-conductive through wafer via (125), each through wafer via of the array of through wafer vias extending from the top surface (105) of the substrate (100) to between greater than halfway to and all the way to the bottom surface (320) of the substrate (100). Also methods for fabricating the though wafer via structure.
(FR)L'invention porte sur une structure de trous d'interconnexion traversants de tranche. La structure comprend un substrat semi-conducteur (100) ayant une surface supérieure (105) et une surface inférieure opposée (320) ; et un réseau de trous d'interconnexion traversants de tranche, comprenant au moins un trou d'interconnexion traversant de tranche conducteur de l'électricité (130), et au moins un trou d'interconnexion traversant de tranche non conducteur de l'électricité (125), chaque trou d'interconnexion traversant de tranche du réseau de trous d'interconnexion traversants de tranche s'étendant à partir de la surface supérieure (105) du substrat (100) jusqu'à entre plus de la moitié de et jusqu'à la surface inférieure (320) du substrat (100). L'invention porte également sur des procédés de fabrication de la structure de trous d'interconnexion traversants de tranche.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)