WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010016169) SYSTÈME À MULTIPLES PROCESSEURS ET SON PROCÉDÉ DE COMMANDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/016169    N° de la demande internationale :    PCT/JP2009/001827
Date de publication : 11.02.2010 Date de dépôt international : 22.04.2009
CIB :
G06F 13/362 (2006.01), G06F 13/38 (2006.01)
Déposants : NEC Corporation [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (Tous Sauf US).
TAKEUCHI, Toshiki [JP/JP]; (JP) (US Seulement).
IGURA, Hiroyuki [JP/JP]; (JP) (US Seulement)
Inventeurs : TAKEUCHI, Toshiki; (JP).
IGURA, Hiroyuki; (JP)
Mandataire : IEIRI, Takeshi; HIBIKI IP Law Firm, Asahi Bldg. 10th Floor, 3-33-8 , Tsuruya-cho Kanagawa-ku, Yokohama-shi Kanagawa 2210835 (JP)
Données relatives à la priorité :
2008-203768 07.08.2008 JP
Titre (EN) MULTIPROCESSOR SYSTEM AND METHOD FOR CONTROLLING THE SAME
(FR) SYSTÈME À MULTIPLES PROCESSEURS ET SON PROCÉDÉ DE COMMANDE
(JA) マルチプロセッサシステム及びその制御方法
Abrégé : front page image
(EN)It is possible to parallel-control subprocessors without degrading the extension property. An execution control circuit (30) constituting a multiprocessor system (1) issues a process command CMD to each of the subprocessors (20_1 to 20_3) in accordance with a process sequence SEQ specified by a main processor (10) and acquires a process status STS indicating an execution result of a process based on the process command by each of the subprocessors (20_1 to 20_3). An adjustment circuit (40) adjusts transfer of the process command CMD and the process status STS between an execution control circuit (30) and the respective subprocessors (20_1 to 20_3).
(FR)Selon l'invention, il est possible de commander en parallèle des sous-processeurs sans dégrader la propriété d'extension. Un circuit de commande d'exécution (30) constituant un système à multiples processeurs (1) envoie une instruction de traitement CMD à chacun des sous-processeurs (20_1 à 20_3) conformément à une séquence de traitement SEQ spécifiée par un processeur principal (10) et acquiert un état de traitement STS indiquant un résultat d'exécution d'un traitement basé sur l'instruction de traitement par chacun des sous-processeurs (20_1 à 20_3). Un circuit d'ajustement (40) ajuste un transfert de l'instruction de traitement CMD et de l'état de traitement STS entre un circuit de commande d'exécution (30) et les sous-processeurs respectifs (20_1 à 20_3).
(JA) 拡張性を損なうこと無く、サブプロセッサを並列制御するため、マルチプロセッサシステム1を構成する実行制御回路30は、メインプロセッサ10により指定された処理シーケンスSEQに基づき各サブプロセッサ20_1~20_3に対する処理コマンドCMDを発行すると共に、各サブプロセッサ20_1~20_3による処理コマンドCMDに応じた処理の実行結果を示す処理ステータスSTSを取得する。調停回路40は、実行制御回路30と各サブプロセッサ20_1~20_3との間で、処理コマンドCMD及び処理ステータスSTSの転送を調停する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)