WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010015434) MOTEUR DMA
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/015434    N° de la demande internationale :    PCT/EP2009/056371
Date de publication : 11.02.2010 Date de dépôt international : 26.05.2009
CIB :
G06F 13/28 (2006.01)
Déposants : ICERA INC [US/US]; Corporation Trust Center 1209 Orange Street, Wilmington New Castle, Delaware (US) (Tous Sauf US).
BOND, Andrew [GB/GB]; (GB) (US Seulement).
CUMMING, Peter [GB/GB]; (GB) (US Seulement).
HEGARTY, Colman [IE/GB]; (GB) (US Seulement)
Inventeurs : BOND, Andrew; (GB).
CUMMING, Peter; (GB).
HEGARTY, Colman; (GB)
Mandataire : VIRGINIA DRIVER; Page White & Farrer Bedford House John Street London Greater London WC1N 2BF (GB)
Données relatives à la priorité :
0814484.2 07.08.2008 GB
Titre (EN) DMA ENGINE
(FR) MOTEUR DMA
Abrégé : front page image
(EN)A circuit comprising: an execution unit; a plurality of addressable devices; and a data transfer engine coupled to the execution unit and to the devices, operable to fetch a plurality of descriptors under control of the execution unit, and based on each of the fetched descriptors to perform a transfer of data from a respective first to a respective second of the devices. The DMA engine comprises delay circuitry operable to block, during a delay period running from an earlier of the transfers, any later of the transfers involving at least one of the same devices as the earlier transfer, the delay circuitry being arranged to control the blocking in dependence on an indication received in one of the descriptors.
(FR)L'invention porte sur un circuit comportant : une unité d'exécution ; une pluralité de dispositifs adressables, et un moteur de transfert de données couplé à l'unité d'exécution et aux dispositifs, utilisable pour extraire une pluralité de descripteurs sous la commande de l'unité d'exécution et, sur la base de chacun des descripteurs extraits, pour effectuer un transfert de données d'un premier dispositif respectif à un second dispositif respectif parmi les dispositifs. Le moteur d'accès direct à la mémoire (DMA) comporte un circuit de retard utilisable pour bloquer, durant une période de retard lancée d'un transfert antérieur parmi les transferts, tout transfert postérieur parmi les transferts entraînant au moins un des mêmes dispositifs que le transfert antérieur, le circuit de retard étant agencé pour commander le blocage en fonction d'une indication reçue dans l'un des descripteurs.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)