WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010014128) DISPOSITIFS À SEMI-CONDUCTEUR NORMALEMENT À L'ARRÊT ET LEURS PROCÉDÉS DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/014128    N° de la demande internationale :    PCT/US2009/002153
Date de publication : 04.02.2010 Date de dépôt international : 06.04.2009
CIB :
H01L 29/778 (2006.01), H01L 21/335 (2006.01)
Déposants : CREE, INC. [US/US]; 4600 Silicon Drive Durham, NC 27703 (US) (Tous Sauf US).
HEIKMAN, Sten [SE/US]; (US) (US Seulement).
WU, Yifeng [CN/US]; (US) (US Seulement)
Inventeurs : HEIKMAN, Sten; (US).
WU, Yifeng; (US)
Mandataire : MYERS BIGEL SIBLEY & SAJOVEC, P.A.; P.O. Box 37428 Raleigh, NC 27627 (US)
Données relatives à la priorité :
12/183,672 31.07.2008 US
Titre (EN) NORMALLY-OFF SEMICONDUCTOR DEVICES AND METHODS OF FABRICATING THE SAME
(FR) DISPOSITIFS À SEMI-CONDUCTEUR NORMALEMENT À L'ARRÊT ET LEURS PROCÉDÉS DE FABRICATION
Abrégé : front page image
(EN)Normally-off semiconductor devices are provided. A Group III-nitride buffer layer is provided. A Group III-nitride barrier layer is provided on the Group III-nitride buffer layer. A non-conducting spacer layer is provided on the Group III-nitride barrier layer. The Group III-nitride barrier layer and the spacer layer are etched to form a trench. The trench extends through the barrier layer and exposes a portion of the buffer layer. A dielectric layer is formed on the spacer layer and in the trench and a gate electrode is formed on the dielectric layer. Related methods of forming semiconductor devices are also provided herein.
(FR)L'invention concerne des dispositifs à semi-conducteur normalement à l'arrêt. On utilise une couche tampon de nitrure du groupe III. On place une couche barrière de nitrure du groupe III sur la couche tampon de nitrure du groupe III. On place une couche intercalaire non conductrice sur la couche barrière de nitrure du groupe III. On attaque la couche barrière de nitrure du groupe III et la couche intercalaire pour former une tranchée. La tranchée s'étend à travers la couche barrière et découvre une partie de la couche tampon. On obtient une couche diélectrique sur la couche intercalaire et dans la tranchée, et une électrode grille sur la couche diélectrique. L'invention concerne également des procédés associés d'obtention de dispositifs à semi-conducteur.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)