WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010013508) CIRCUIT COMPARATEUR ET DISPOSITIF D'AFFICHAGE LE COMPORTANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/013508    N° de la demande internationale :    PCT/JP2009/055174
Date de publication : 04.02.2010 Date de dépôt international : 17.03.2009
CIB :
H03K 3/356 (2006.01), G09G 3/20 (2006.01), G09G 3/36 (2006.01), H03K 5/08 (2006.01)
Déposants : SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi Osaka 5458522 (JP) (Tous Sauf US).
OGAWA, Yasuyuki; (US Seulement).
BROWN, Christopher; (US Seulement)
Inventeurs : OGAWA, Yasuyuki; .
BROWN, Christopher;
Mandataire : SHIMADA, Akihiro; Shimada Patent Firm, Manseian Building, 1-10-3, Yagi-cho, Kashihara-shi Nara 6340078 (JP)
Données relatives à la priorité :
2008-196147 30.07.2008 JP
Titre (EN) COMPARATOR CIRCUIT AND DISPLAY DEVICE PROVIDED THEREWITH
(FR) CIRCUIT COMPARATEUR ET DISPOSITIF D'AFFICHAGE LE COMPORTANT
(JA) 比較回路およびこれを備えた表示装置
Abrégé : front page image
(EN)An inverter (15) is constituted using double gate TFTs (11, 12), and an inverter (16) is constituted using double gate TFTs (13, 14). Top gate terminals of the TFTs constituting the inverter (15) are connected to an input terminal (DAT) (+), and the bottom gate terminals are connected to the output and the output terminal OUT of the inverter (16). Bottom gate terminals of the TFTs constituting the inverter (16) are connected to an input terminal (DAT) (-), and the bottom gate terminals are connected to the output of the inverter (15). This controls the threshold voltages of the inverters (15, 16) to accelerate switching operation of the respective inverters, thereby causing the comparator circuit (10) to operate at high speed. Therefore, the comparator circuit obtained is resistant to the dispersion of the threshold voltage of a transistor and the fluctuation of the common mode voltage of an input signal and operates at high speed.
(FR)Selon l'invention, un inverseur (15) est constitué à l'aide de transistors en couche mince à double grille (11, 12), et un inverseur (16) est constitué à l'aide de transistors en couche mince à double grille (13, 14). Des bornes de grille supérieure des transistors en couche mince constituant l'inverseur (15) sont connectées à une borne d'entrée (DAT) (+), et les bornes de grille inférieure sont connectées à la sortie et à la borne de sortie (OUT) de l'inverseur (16). Des bornes de grille inférieure des transistors en couche mince constituant l'inverseur (16) sont connectées à une borne d'entrée (DAT) (-), et les bornes de grille inférieure sont connectées à la sortie de l'inverseur (15). Ceci commande les tensions seuils des inverseurs (15, 16) pour accélérer une opération de commutation des inverseurs respectifs, amenant ainsi le circuit comparateur (10) à fonctionner à une vitesse élevée. Par conséquent, le circuit comparateur obtenu est résistant à la dispersion de la tension seuil d'un transistor et à la fluctuation de la tension en mode commun d'un signal d'entrée et fonctionne à une vitesse élevée.
(JA) ダブルゲートTFT11、12を用いてインバータ15を構成し、ダブルゲートTFT13、14を用いてインバータ16を構成する。インバータ15を構成するTFTのトップゲート端子を入力端子DAT(+)に接続し、ボトムゲート端子をインバータ16の出力と出力端子OUTに接続する。インバータ16を構成するTFTのボトムゲート端子を入力端子DAT(-)に接続し、ボトムゲート端子をインバータ15の出力に接続する。これにより、インバータ15、16の閾値電圧を各インバータのスイッチング動作を促進するように制御し、比較回路10を高速に動作させる。トランジスタの閾値電圧のばらつきと入力信号のコモンモード電圧の変動に強く、高速に動作する比較回路が得られる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)