WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010010661) DISPOSITIF DE CONVERSION AN
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/010661    N° de la demande internationale :    PCT/JP2009/003116
Date de publication : 28.01.2010 Date de dépôt international : 06.07.2009
CIB :
H03M 1/38 (2006.01), H03M 1/46 (2006.01)
Déposants : ADVANTEST CORPORATION [JP/JP]; 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071 (JP) (Tous Sauf US).
TOKYO INSTITUTE OF TECHNOLOGY [JP/JP]; 2-12-1,Ookayama, Meguro-ku, Tokyo 1528550 (JP) (Tous Sauf US).
KURAMOCHI, Yasuhide [JP/JP]; (JP) (US Seulement).
MATSUZAWA, Akira [JP/JP]; (JP) (US Seulement)
Inventeurs : KURAMOCHI, Yasuhide; (JP).
MATSUZAWA, Akira; (JP)
Mandataire : RYUKA IP Law Firm; 5F, Shinjuku Square Tower, 22-1, Nishi-Shinjuku 6-chome, Shinjuku-ku, Tokyo 1631105 (JP)
Données relatives à la priorité :
12/176,422 21.07.2008 US
Titre (EN) AD CONVERSION DEVICE
(FR) DISPOSITIF DE CONVERSION AN
(JA) AD変換装置
Abrégé : front page image
(EN)Provided is an AD conversion device including: a bit selection unit which successively selects a bit to be converted in the descending order of the bit significant of the output data; a data control unit which outputs comparison data for judging the value of the bit to be converted each time a bit to be converted is selected; a DA conversion unit which outputs an analog comparison signal corresponding to the comparison data; a timing generation unit which outputs a comparison control signal which instructs a comparison start; a modification unit which modifies the timing of the comparison control signal in accordance with the position of the bit to be converted so that the timing of the comparison start indicated in the comparison control signal is delayed if the bit to be converted is higher than the most significant bit; a comparison unit which starts comparison of an input signal with a comparison signal at the timing of the comparison start indicated in the comparison control signal in which the timing has been modified by the modification unit; and a completion detection unit which outputs a completion signal for causing the bit selection unit to select the next bit to be converted after output of the comparison result by the comparison unit.
(FR)La présente invention concerne un dispositif de conversion AN comprenant : une unité de sélection de bits qui sélectionne successivement un bit devant être converti dans l'ordre décroissant du poids des bits des données de sortie ; une unité de commande de données qui sort des données de comparaison permettant d'évaluer la valeur du bit devant être converti à chaque fois qu'un bit devant être converti est sélectionné ; une unité de conversion NA qui sort un signal de comparaison analogique correspondant aux données de comparaison ; une unité de génération de synchronisation qui sort un signal de commande de comparaison qui transmet une instruction de début de comparaison ; une unité de modification qui modifie la synchronisation du signal de commande de comparaison en fonction de la position du bit devant être converti de telle manière que la synchronisation du début de la comparaison indiquée dans le signal de commande de comparaison est retardée si le bit devant être converti est supérieur au bit de poids fort ; une unité de comparaison qui commence la comparaison d'un signal d'entrée et d'un signal de comparaison avec la synchronisation du début de comparaison indiquée dans le signal de commande de comparaison dans lequel la synchronisation a été modifiée par l'unité de modification ; et une unité de détection d'achèvement qui sort un signal d'achèvement permettant d'amener l'unité de sélection de bits à sélectionner le prochain bit à convertir après la sortie du résultat de la comparaison par l'unité de comparaison.
(JA) 変換対象ビットを出力データの上位側から順次に選択するビット選択部と、変換対象ビットが選択される毎に、変換対象ビットの値を判別するための比較データを出力するデータ制御部と、比較データに応じたアナログの比較信号を出力するDA変換部と、比較開始を指示する比較制御信号を出力するタイミング発生部と、変換対象ビットがより上位ビットの場合に比較制御信号に示された比較開始のタイミングがより遅くなるように、変換対象ビットのビット位置に応じて比較制御信号のタイミングを変更する変更部と、変更部によりタイミングが変更された比較制御信号に示された比較開始のタイミングにおいて、入力信号と比較信号との比較を開始する比較部と、比較部が比較結果を出力した後に、ビット選択部に次の変換対象ビットを選択させる完了信号を出力する完了検出部とを備えるAD変換装置を提供する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)