WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010010164) CIRCUIT PROCESSEUR À MÉMOIRE PARTAGÉE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/010164    N° de la demande internationale :    PCT/EP2009/059524
Date de publication : 28.01.2010 Date de dépôt international : 23.07.2009
CIB :
G06F 13/16 (2006.01), G06F 1/10 (2006.01)
Déposants : EM MICROELECTRONIC-MARIN SA [CH/CH]; Rue des Sors 3 CH-2074 Marin (CH) (Tous Sauf US).
THÉODULOZ, Yves [CH/CH]; (CH) (US Seulement).
JAEGGI, Hugo [CH/CH]; (CH) (US Seulement).
TOTH, Tomas [SK/SK]; (SK) (US Seulement)
Inventeurs : THÉODULOZ, Yves; (CH).
JAEGGI, Hugo; (CH).
TOTH, Tomas; (SK)
Mandataire : RAVENEL, T.; ICB Ingénieurs Conseils en Brevets SA Fbg de l'Hôpital 3 CH-2001 Neuchâtel (CH)
Données relatives à la priorité :
01177/08 25.07.2008 CH
Titre (EN) PROCESSOR CIRCUIT WITH SHARED MEMORY
(FR) CIRCUIT PROCESSEUR À MÉMOIRE PARTAGÉE
Abrégé : front page image
(EN)The invention relates to a processor circuit (1) that comprises a computation unit (2), a first memory element (3) for storing data and a second memory element (4) for storing instructions. The first and second memory elements (3, 4) are each connected by a communication bus (5, 6) to the computation unit. The first and second memory elements define a single memory unit (7) in order to define a memory of the shared type. A blocking signal (S-block) acts on the computation unit (2) in order to block the operation thereof.
(FR)Le circuit processeur (1) comprend une unité de calcul (2), un premier élément mémoire (3) pour le stockage des données et un second élément mémoire (4) pour le stockage des instructions. Lesdits premier et second éléments mémoires (3, 4) sont reliés chacun par un bus de communication (5, 6) à l'unité de calcul. Les premier et deuxième éléments mémoires forment une seule unité mémoire (7) pour réaliser une mémoire du type mémoire partagée. Un signal de blocage (S-block) agit sur l'unité de calcul (2) afin de bloquer son fonctionnement.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : français (FR)
Langue de dépôt : français (FR)