WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010007878) SUBSTRAT CÉRAMIQUE MULTICOUCHE ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/007878    N° de la demande internationale :    PCT/JP2009/061935
Date de publication : 21.01.2010 Date de dépôt international : 30.06.2009
CIB :
H05K 3/46 (2006.01)
Déposants : MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP) (Tous Sauf US).
NOMIYA, Masato [JP/JP]; (JP) (US Seulement).
TENJIKUKATSURA, Ken [JP/JP]; (JP) (US Seulement)
Inventeurs : NOMIYA, Masato; (JP).
TENJIKUKATSURA, Ken; (JP)
Mandataire : KOSHIBA, Masaaki; (JP)
Données relatives à la priorité :
2008-182219 14.07.2008 JP
Titre (EN) MULTILAYER CERAMIC SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
(FR) SUBSTRAT CÉRAMIQUE MULTICOUCHE ET SON PROCÉDÉ DE FABRICATION
(JA) 多層セラミック基板およびその製造方法
Abrégé : front page image
(EN)In a multilayer ceramic substrate manufactured by applying, specifically, a non-shrinkage process, in the case where a plurality of surface via hole conductors reaching a surface are arranged in proximity on one straight line, cracks are easily generated between the surface via hole conductors due to shrinkage in firing.  In the case where a plurality of surface via hole conductors (42) are arranged on one line, dummy via hole conductors (46) are arranged to reach a surface of the laminated body (41) in a state where the dummy via hole conductors are adjacent to the surface via hole conductors (42), and a stress to be a cause of cracks is relaxed.
(FR)L'invention porte sur un substrat céramique multicouche fabriqué par l’application, de manière précise, d'un traitement sans retrait, dans le cas où une pluralité de conducteurs de trou d'interconnexion de surface atteignant une surface sont agencés à proximité sur une ligne droite, des craquelures étant facilement générées entre les conducteurs de trou d'interconnexion de surface en raison d'un retrait lors de la cuisson. Dans le cas où une pluralité de conducteurs de trou d'interconnexion de surface (42) sont agencés sur une ligne, des conducteurs de trou d'interconnexion factices (46) sont agencés pour atteindre une surface du corps stratifié (41) dans un état où les conducteurs de trou d'interconnexion factices sont adjacents aux conducteurs de trou d'interconnexion de surface (42), et une contrainte pouvant être une cause de craquelures est relâchée.
(JA) 特に無収縮プロセスを適用して製造される多層セラミック基板において、表面にまで届く複数個の表面ビアホール導体が一直線上に並んで互いに近接して設けられているとき、焼成時の収縮に起因して表面ビアホール導体間にクラックが生じやすい。  複数個の表面ビアホール導体(42)が一直線上に並んで設けられるとき、これら表面ビアホール導体(42)に隣接するように、ダミービアホール導体(46)を積層体(41)の表面にまで届くように設け、クラックの原因となる応力を緩和する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)