WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010007173) NOUVEAU CIRCUIT D'AMPLIFICATION DE DÉTECTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/007173    N° de la demande internationale :    PCT/EP2009/059261
Date de publication : 21.01.2010 Date de dépôt international : 17.07.2009
CIB :
G11C 11/16 (2006.01), G11C 7/06 (2006.01)
Déposants : UNIVERSITE PARIS SUD (PARIS 11) [FR/FR]; 15, rue Georges Clémenceau Orsay, 91405 (FR) (Tous Sauf US).
CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE - CNRS - [FR/FR]; 3, rue Michel Ange PARIS Cédex 16, 75794 (FR) (Tous Sauf US).
CHAPPERT, Claude, Raphaël [FR/FR]; (FR) (US Seulement).
ZHAO, Weisheng [CN/FR]; (FR) (US Seulement)
Inventeurs : CHAPPERT, Claude, Raphaël; (FR).
ZHAO, Weisheng; (FR)
Mandataire : VIGNESOULT Serge; Cabinet Plasseraud 52 rue de la Victoire F-75440 Paris Cedex 09 (FR)
Données relatives à la priorité :
61/081 517 17.07.2008 US
Titre (EN) A NEW SENSE AMPLIFIER CIRCUIT
(FR) NOUVEAU CIRCUIT D'AMPLIFICATION DE DÉTECTION
Abrégé : front page image
(EN)A sense amplifier circuit comprising: four PMOS transistors whose sources are at a voltage source Vdd, two NMOS transistors whose drains are respectively connected with the drains of the PMOS transistors, the sources of the NMOS transistors being connected to variable resistors, the variable resistors being connected to the drain of a third NMOS transistor (28), the source of the third NMOS transistor (28) being connected to a reference voltage Vref, the gates of the transistors (14, 20) being connected together the gates of the transistors (16, 22) being connected together, the gate of the third NMOS transistor (28) being connected to the gates of the PMOS transistors (12,18).
(FR)L'invention porte sur un circuit d'amplification de détection comprenant : quatre transistors PMOS dont les sources sont sur une source de tension Vdd, deux transistors NMOS dont les drains sont respectivement connectés avec les drains des transistors PMOS, les sources des transistors NMOS étant connectées à des résistances variables, les résistances variables étant connectées au drain d'un troisième transistor NMOS (28), la source du troisième transistor NMOS (28) étant connectée à une tension de référence (Vref), les portes des transistors (14, 20) étant connectées ensemble, les portes des transistors (16, 22) étant connectées ensemble, la porte du troisième transistor NMOS (28) étant connectée aux portes des transistors PMOS (12, 18).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)