WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010004706) DISPOSITIF DE MÉMOIRE NON VOLATIL À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/004706    N° de la demande internationale :    PCT/JP2009/003057
Date de publication : 14.01.2010 Date de dépôt international : 01.07.2009
CIB :
H01L 21/8247 (2006.01), H01L 27/115 (2006.01), H01L 29/788 (2006.01), H01L 29/792 (2006.01)
Déposants : KABUSHIKI KAISHA TOSHIBA [JP/JP]; 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001 (JP) (Tous Sauf US).
FUKUZUMI, Yoshiaki [JP/JP]; (JP) (US Seulement).
TANAKA, Hiroyasu [JP/JP]; (JP) (US Seulement).
KOMORI, Yosuke [JP/JP]; (JP) (US Seulement).
ISHIDUKI, Megumi [JP/JP]; (JP) (US Seulement).
KITO, Masaru [JP/JP]; (JP) (US Seulement).
AOCHI, Hideaki [JP/JP]; (JP) (US Seulement).
KATSUMATA, Ryota [JP/JP]; (JP) (US Seulement).
KIDOH, Masaru [JP/JP]; (JP) (US Seulement)
Inventeurs : FUKUZUMI, Yoshiaki; (JP).
TANAKA, Hiroyasu; (JP).
KOMORI, Yosuke; (JP).
ISHIDUKI, Megumi; (JP).
KITO, Masaru; (JP).
AOCHI, Hideaki; (JP).
KATSUMATA, Ryota; (JP).
KIDOH, Masaru; (JP)
Mandataire : HYUGAJI, Masahiko; (JP)
Données relatives à la priorité :
2008-181084 11.07.2008 JP
Titre (EN) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE
(FR) DISPOSITIF DE MÉMOIRE NON VOLATIL À SEMI-CONDUCTEURS
Abrégé : front page image
(EN)A nonvolatile semiconductor memory device with charge storage layers with high reliability is provided. A plurality of insulating films and a plurality of electrode films 14 are alternately stacked on a substrate 11, and a plurality of selection gate electrodes 17 extending in the X direction and a plurality of bit lines BL extending in the Y direction are provided thereon. U-shaped silicon members 33 are provided, each of which is constituted by a plurality of silicon pillars 31 passing through the electrode films 14 and the selection gate electrode 17, whose upper ends are connected to the bit lines BL, and a connective member 32 connecting lower parts of one pair of the silicon pillars 31 disposed in diagonal positions. The electrode film 14 of each layer is divided for the respective selection gate electrodes 17. One pair of the silicon pillars 31 connected to one another through the connective member 32 are caused to pass through the different electrode films 14 and the different selection gate electrodes 17. All of the U-shaped silicon members 33 connected commonly to one bit line BL are commonly connected to another bit line BL.
(FR)L'invention porte sur un dispositif de mémoire non volatil à semi-conducteurs doté de couches de stockage de charges et présentant une fiabilité élevée. Une pluralité de films isolants et une pluralité de films d'électrode (14) sont empilés de façon alternée sur un substrat (11), et une pluralité d'électrodes de grille de sélection (17) s'étendant dans la direction X et une pluralité de lignes de bits (BL) s'étendant dans la direction Y sont disposées sur l'ensemble. Des éléments de silicium en forme de U (33) sont agencés, chacun étant constitué d'une pluralité de piliers de silicium passant à travers les films d'électrode (14) et l'électrode de grille de sélection (17), et dont les extrémités supérieures sont connectées aux lignes de bits (BL), et d'un élément de connexion (32) connectant des parties inférieures d'une paire des piliers de silicium (31) disposés dans des positions en diagonale. Le film d'électrode (14) de chaque couche est divisé pour les électrodes de grille de sélection respectives (17). Une paire des piliers de silicium (31) connectés l'un à l'autre à travers l'élément de connexion (32) sont amenés à passer à travers les différents films d'électrode (14) et les différentes électrodes de grille de sélection (17). La totalité des éléments de silicium en forme de U (33) connectés de manière commune à une ligne de bits (BL) sont connectés de manière commune à une autre ligne de bits (BL).
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)