WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010002739) PROCESSUS D’ASSEMBLAGE DE PUCES RETOURNÉES POUR SUBSTRAT ULTRAMINCE ET ENSEMBLE EMPILEMENT DE BOÎTIERS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/002739    N° de la demande internationale :    PCT/US2009/048921
Date de publication : 07.01.2010 Date de dépôt international : 26.06.2009
CIB :
H01L 21/60 (2006.01), H01L 23/48 (2006.01), H01L 23/12 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95052 (US) (Tous Sauf US).
MONG, Weng Khoon [MY/MY]; (MY) (US Seulement).
RUDGE, A Vethanayagam [MY/MY]; (MY) (US Seulement).
LIM, Bok Sim [MY/MY]; (MY) (US Seulement).
LOKE, Mun Leong [MY/MY]; (MY) (US Seulement).
ONG, Kang Eu [MY/MY]; (MY) (US Seulement).
LIM, Sih Fei [MY/MY]; (MY) (US Seulement).
ONG, Tean Wee [MY/MY]; (MY) (US Seulement)
Inventeurs : MONG, Weng Khoon; (MY).
RUDGE, A Vethanayagam; (MY).
LIM, Bok Sim; (MY).
LOKE, Mun Leong; (MY).
ONG, Kang Eu; (MY).
LIM, Sih Fei; (MY).
ONG, Tean Wee; (MY)
Mandataire : VINCENT, Lester J.; (US)
Données relatives à la priorité :
12/164,404 30.06.2008 US
Titre (EN) FLIP CHIP ASSEMBLY PROCESS FOR ULTRA THIN SUBSTRATE AND PACKAGE ON PACKAGE ASSEMBLY
(FR) PROCESSUS D’ASSEMBLAGE DE PUCES RETOURNÉES POUR SUBSTRAT ULTRAMINCE ET ENSEMBLE EMPILEMENT DE BOÎTIERS
Abrégé : front page image
(EN)In some embodiments, selective electroless plating for electronic substrates is presented. In this regard, a method is introduced including receiving a coreless substrate strip, attaching solder balls to a backside of the coreless substrate strip, and forming a backside stiffening mold amongst the solder balls. Other embodiments are also disclosed and claimed.
(FR)L’invention concerne, dans certains modes de réalisation, le placage anélectrolytique pour substrats électroniques. Dans cette optique, elle présente un procédé consistant à recevoir une bande de substrat sans noyau, à attacher des billes de brasure à l’arrière de la bande de substrat sans noyau et à former un moule rigidifiant arrière parmi les billes de brasure. L'invention concerne aussi d'autres modes de réalisation.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)