WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010002570) CIRCUIT DE LECTURE DE NŒUD ADRESSABLE À DIFFÉRENTIEL SOURCE CHARGÉE/SOURCE LEADER
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/002570    N° de la demande internationale :    PCT/US2009/047264
Date de publication : 07.01.2010 Date de dépôt international : 12.06.2009
CIB :
H01L 27/146 (2006.01), H03F 3/45 (2006.01), H04N 5/357 (2011.01), H04N 5/374 (2011.01)
Déposants : RAYTHEON COMPANY [US/US]; 870 Winter Street Waltham, Massachusetts 02451-1449 (US) (Tous Sauf US).
VEEDER, Kenton, T. [US/US]; (US)
Inventeurs : VEEDER, Kenton, T.; (US)
Mandataire : LENZEN, Glenn, H.; Polsinelli Shughart PC 1050 17th Street, Suite 2300 Denver, Colorado 80265-2080 (US)
Données relatives à la priorité :
12/165,077 30.06.2008 US
Titre (EN) DIFFERENTIAL SOURCE FOLLOWER SOURCE LEADER ADDRESSABLE NODE READOUT CIRCUIT
(FR) CIRCUIT DE LECTURE DE NŒUD ADRESSABLE À DIFFÉRENTIEL SOURCE CHARGÉE/SOURCE LEADER
Abrégé : front page image
(EN)A readout circuit for reading from addressable nodes comprises first and second half-circuits of a differential amplifier. The first half-circuit comprises at least one source follower transistor adapted to receive an input signal from one of the addressable nodes, such as pixel readouts of an imaging system. The first half-circuit further comprises a row selector switch coupled to the source follower transistor to selectively activate the source follower transistor to receive the input signal. The second half-circuit comprises an output node for providing an output signal of a readout of a selected addressable node. The second half-circuit further comprises a source leader transistor coupled to the output node to provide a feedback signal based on the readout. A feedback loop is connected to the source leader transistor to provide feedback from the output node for utilization in a differential amplification of the input signal.
(FR)La présente invention concerne un circuit de lecture destiné à effectuer une lecture à partir de nœuds adressables. Ledit circuit comprend un premier et un second demi-circuits d'un amplificateur différentiel. Le premier demi-circuit comprend au moins un transistor à source chargée conçu pour recevoir un signal d'entrée depuis l'un des nœuds adressables, tels que des lectures de pixel d'un système d'imagerie. Le premier demi-circuit comprend en outre un interrupteur de sélecteur de rangée couplé au transistor à source chargée pour activer sélectivement ledit transistor de source chargée en vue de recevoir le signal d'entrée. Le second demi-circuit comprend un nœud de sortie destiné à fournir un signal de sortie d'une lecture d'un nœud adressable sélectionné. Le second demi-circuit comprend en outre un transistor à source leader couplé au nœud de sortie pour fournir un signal de réaction sur la base de la lecture. Une boucle d'asservissement est raccordée au transistor à source leader afin de fournir une réaction à partir du nœud de sortie, pour une utilisation dans une amplification différentielle du signal d'entrée.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)