WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010001998) STRUCTURE DE CÂBLAGE, SUBSTRAT DE TRANSISTOR EN COUCHE MINCE, PROCÉDÉ DE FABRICATION D'UN SUBSTRAT DE TRANSISTOR EN COUCHE MINCE ET DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/001998    N° de la demande internationale :    PCT/JP2009/062213
Date de publication : 07.01.2010 Date de dépôt international : 03.07.2009
CIB :
H01L 21/28 (2006.01), G02F 1/1368 (2006.01), G09F 9/30 (2006.01), H01L 21/3205 (2006.01), H01L 21/336 (2006.01), H01L 21/768 (2006.01), H01L 23/52 (2006.01), H01L 23/522 (2006.01), H01L 29/417 (2006.01), H01L 29/786 (2006.01)
Déposants : KABUSHIKI KAISHA KOBE SEIKO SHO [JP/JP]; 10-26, Wakinohama-cho 2-chome, Chuo-ku, Kobe-shi, Hyogo 6518585 (JP) (Tous Sauf US).
KAWAKAMI Nobuyuki; (US Seulement).
FUKUMA Shinya; (US Seulement).
MIKI Aya; (US Seulement).
OCHI Mototaka; (US Seulement).
MORITA Shinya; (US Seulement).
YOKOTA Yoshihiro; (US Seulement).
GOTO Hiroshi; (US Seulement)
Inventeurs : KAWAKAMI Nobuyuki; .
FUKUMA Shinya; .
MIKI Aya; .
OCHI Mototaka; .
MORITA Shinya; .
YOKOTA Yoshihiro; .
GOTO Hiroshi;
Mandataire : OGURI Shohei; (JP)
Données relatives à la priorité :
2008-174616 03.07.2008 JP
2009-068447 19.03.2009 JP
Titre (EN) WIRING STRUCTURE, THIN FILM TRANSISTOR SUBSTRATE, METHOD FOR MANUFACTURING THIN FILM TRANSISTOR SUBSTRATE, AND DISPLAY DEVICE
(FR) STRUCTURE DE CÂBLAGE, SUBSTRAT DE TRANSISTOR EN COUCHE MINCE, PROCÉDÉ DE FABRICATION D'UN SUBSTRAT DE TRANSISTOR EN COUCHE MINCE ET DISPOSITIF D'AFFICHAGE
(JA) 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
Abrégé : front page image
(EN)Provided is a direct contact technology by which a barrier metal layer between a Cu alloy wiring composed of pure Cu or a Cu alloy and a semiconductor layer can be eliminated, and the Cu alloy wiring can be directly and surely connected to the semiconductor layer within a wide process margin.  The wiring structure is provided with the semiconductor layer and the Cu alloy film composed of pure Cu or the Cu alloy on a substrate in this order from the substrate side.  A laminated structure is included between the semiconductor layer and the Cu alloy film.  The laminated structure is composed of an (N, C, F) layer, which contains at least one element selected from among a group composed of nitrogen, carbon and fluorine, and a Cu-Si diffusion layer, which contains Cu and Si, in this order from the substrate side.  Furthermore, at least the one element selected from among the group composed of nitrogen, carbon and fluorine is bonded to Si contained in the semiconductor layer.
(FR)L'invention porte sur une technologie à contact direct par laquelle une couche de métal barrière entre un câblage à alliage de Cu composé de Cu ou d'un alliage de Cu et une couche semi-conductrice peut être éliminée, et le câblage à alliage de Cu peut être connecté directement et de façon sûre à la couche semi-conductrice dans une marge de traitement large. La structure de câblage comporte la couche semi-conductrice et le film d'alliage de Cu composé de Cu pur ou de l'alliage de Cu sur un substrat, dans cet ordre à partir du côté substrat. Une structure laminée est comprise entre la couche semi-conductrice et le film d'alliage de Cu. La structure laminée est composée d'une couche (N, C, F), qui contient au moins un élément choisi dans le groupe constitué par l'azote, le carbone et le fluor, et une couche de diffusion Cu-Si, qui contient Cu et Si, dans cet ordre à partir du côté substrat. De plus, au moins l'élément choisi dans le groupe constitué par l'azote, le carbone et le fluor est lié à Si contenu dans la couche semi-conductrice.
(JA) 純CuまたはCu合金のCu系合金配線と半導体層との間のバリアメタル層を省略することが可能なダイレクトコンタクト技術であって、幅広いプロセスマージンの範囲においてCu系合金配線を半導体層に直接かつ確実に接続することができる技術を提供する。本発明は、基板の上に、基板側から順に、半導体層と、純CuまたはCu合金のCu系合金膜とを備えた配線構造であって、前記半導体層と前記Cu系合金膜との間に、基板側から順に、窒素、炭素、およびフッ素よりなる群から選択される少なくとも一種の元素を含有する(N、C、F)層と、CuおよびSiを含むCu-Si拡散層との積層構造を含んでおり、且つ、前記(N、C、F)層に含まれる窒素、炭素、およびフッ素の少なくとも一種の元素は、前記半導体層に含まれるSiと結合している配線構造に関する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)