WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010001622) MODULE DE MÉMOIRE ET MODULE AUXILIAIRE DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/001622    N° de la demande internationale :    PCT/JP2009/003102
Date de publication : 07.01.2010 Date de dépôt international : 03.07.2009
CIB :
G06F 12/06 (2006.01), G06F 12/02 (2006.01)
Déposants : BUFFALO INC. [JP/JP]; 15, Shibatahondori 4-Chome, Minami-Ku, Nagoya-shi, Aichi 4578520 (JP) (Tous Sauf US).
YUASA, Kaoru [JP/JP]; (JP) (US Seulement)
Inventeurs : YUASA, Kaoru; (JP)
Mandataire : TOKKYO GYOMUHOJIN MEISEI INTERNATIONAL PATENT FIRM; Mitsui-Sumitomo Bank Bldg., 7th floor, 18-19, Nishiki 2-chome, Naka-ku, Nagoya-shi, Aichi 4600003 (JP)
Données relatives à la priorité :
2008-174799 03.07.2008 JP
2008-261516 08.10.2008 JP
Titre (EN) MEMORY MODULE AND AUXILIARY MODULE FOR MEMORY
(FR) MODULE DE MÉMOIRE ET MODULE AUXILIAIRE DE MÉMOIRE
(JA) メモリモジュール、および、メモリ用補助モジュール
Abrégé : front page image
(EN)In a memory module, even if the bit count of a bank address, the bit count of a row address, and the bit count of a column address that are output from a memory controller do not respectively match the bit count of a bank address, the bit count of a row address, and the bit count of a column address that are for identifying a memory cell subject to access, all of the memory cells of the memory module are made accessible and the memory module is allowed to operate normally. A memory module (100) comprises an SDRAM (110) and an address-generating circuit (120). Using the highest ranking bit of a row address output from a memory controller (12), the address-generating circuit (120) generates a bank address (BA2) for the missing highest ranking bit required for identifying the memory cell subject to access and outputs the generated bank address (BA2) to the SDRAM (110).
(FR)Dans un module de mémoire, même si le comptage de bits d’une adresse bancaire, le comptage de bits d’une adresse de rangées, et le comptage de bits d’une adresse de colonnes qui sont émis depuis un dispositif de commande de mémoire ne correspondent pas respectivement au comptage de bits d’une adresse bancaire, au comptage de bits d’une adresse de rangées et au comptage de bits d’une adresse de colonnes qui sont destinés à identifier une cellule mémoire soumise à un accès, toutes les cellules mémoire du module de mémoire sont rendues accessibles et le module de mémoire fonctionne correctement. Un module de mémoire (100) comporte une mémoire SDRAM (110) et un circuit générant des adresses (120). En utilisant le bit du rang le plus élevé d’une adresse de rangées produite en sortie par un dispositif de commande de mémoire (12), le circuit générant des adresses (120) génère une adresse bancaire (BA2) pour un bit manquant du rang le plus élevé afin d’identifier une cellule mémoire soumise à un accès et produit en sortie l’adresse bancaire générée (BA2) vers la mémoire SDRAM (110).
(JA)メモリモジュールにおいて、メモリコントローラから出力されるバンクアドレスのビット数と、ロウアドレスのビット数と、カラムアドレスのビット数とが、それぞれ、アクセス対象となるメモリセルを特定するためのバンクアドレスのビット数と、ロウアドレスのビット数と、カラムアドレスのビット数と整合していない場合でも、メモリモジュールのすべてのメモリセルにアクセス可能にするとともに、メモリモジュールを正常に動作させる。メモリモジュール100は、SDRAM110と、アドレス生成回路120とを備える。アドレス生成回路120は、メモリコントローラ12から出力されたロウアドレスの最上位ビットを用いて、アクセス対象となるメモリセルを特定するのに不足する最上位ビットのバンクアドレスBA2を生成し、生成されたバンクアドレスBA2をSDRAM110に出力する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)