WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010001495) PUCE STRATIFIÉE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/001495    N° de la demande internationale :    PCT/JP2008/062758
Date de publication : 07.01.2010 Date de dépôt international : 15.07.2008
CIB :
H01L 25/065 (2006.01), H01L 21/3205 (2006.01), H01L 23/12 (2006.01), H01L 23/52 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01)
Déposants : Sorbus Memory, Inc. [JP/JP]; 2F, Shinko shoji Gotenyama Bldg., 7-30, Kitashinagawa 4-chome, Shinagawa-ku, Tokyo 1400001 (JP) (Tous Sauf US).
YAMADA, Takaaki [JP/JP]; (JP) (US Seulement)
Inventeurs : YAMADA, Takaaki; (JP)
Mandataire : KYOSEI INTERNATIONAL PATENT OFFICE; Toyama Bldg., 8-14, Akasaka 3-chome, Minato-ku Tokyo 1070052 (JP)
Données relatives à la priorité :
2008-175780 04.07.2008 JP
Titre (EN) LAMINATED CHIP
(FR) PUCE STRATIFIÉE
(JA) 積層チップ
Abrégé : front page image
(EN)Provided is a laminated chip, which is equipped with electric chip coupling means made economical by a simple constitution and process without forming a through via. The laminated chip comprises a first chip having a plurality of first electrodes on one face (or surface) of the substrate, and a second chip having a semiconductor element on the surface of the conductive substrate and second electrodes at such positions on the surface of the substrate as correspond to the first electrodes. The laminated chip is characterized in that it is laminated by adhering the first electrodes of the first chip and the other face (or back) of the second chip, and in that the first and second electrodes and the region inside of the substrate of the second chip sandwiched between the first and second electrodes are made as the electric coupling means between the first and second chips.
(FR)La présente invention a trait à une puce stratifiée qui est équipée de moyens de couplage de puce électriques qui sont économiques grâce à une constitution et à un procédé simple sans qu’il soit nécessaire de former un trou d’interconnexion débouchant. La puce stratifiée comprend une première puce dotée d’une pluralité de premières électrodes sur une face (ou surface) du substrat, et une seconde puce dotée d’un élément semi-conducteur sur la surface du substrat conducteur et de secondes électrodes disposées à des emplacements sur la surface du substrat de manière à correspondre aux premières électrodes. La puce stratifiée est caractérisée en ce qu’elle est stratifiée en collant les premières électrodes de la première puce et l’autre face (ou partie arrière) de la seconde puce, et en ce que les premières et les secondes électrodes ainsi que la région à l’intérieur du substrat de la seconde puce prise en sandwich entre les premières et les secondes électrodes tiennent lieu de moyens de couplage électriques entre la première et la seconde puce.
(JA)貫通ビアを設けることなく、簡単な構造とプロセスにより経済的なチップ相互間の電気的結合手段を備えた積層チップを提供する。本発明による積層チップは、基板の一側の面(表面)に複数個の第1の電極を備えた第1のチップと、導電性の基板の表面に半導体素子、及び基板の表面の前記第1の電極に対応する位置に各々第2の電極を備えた第2のチップとを含み、前記第1のチップの第1の電極と、前記第2のチップの他側の面(裏面)とが接着されて積層形成され、前記第1、前記第2の電極、及び前記第1と前記第2の電極に挟まれた前記第2のチップの基板内部の領域を、前記第1及び前記第2のチップ間の電気的結合手段とすることを特徴とする。  
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)