WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2010001187) CIRCUIT POUR ASSURER LA TESTABILITÉ DE CIRCUIT AUTOSYNCHRONISÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2010/001187    N° de la demande internationale :    PCT/IB2008/001714
Date de publication : 07.01.2010 Date de dépôt international : 30.06.2008
CIB :
G01R 31/3185 (2006.01)
Déposants : BAINBRIDGE, John [GB/GB]; (GB).
SALISBURY, Sean [GB/GB]; (GB).
LANDER, George [GB/GB]; (GB)
Inventeurs : BAINBRIDGE, John; (GB).
SALISBURY, Sean; (GB).
LANDER, George; (GB)
Données relatives à la priorité :
Titre (EN) CIRCUIT TO PROVIDE TESTABILITY TO A SELF-TIMED CIRCUIT
(FR) CIRCUIT POUR ASSURER LA TESTABILITÉ DE CIRCUIT AUTOSYNCHRONISÉ
Abrégé : front page image
(EN)The present invention enables asynchronous circuits to be tested in the same manner and using the same equipment and test strategies as with synchronous circuits. The feedback path of an asynchronous element, for example a Muller C element, includes a test structure which may be invoked for the purpose of providing the means for synchronous testing. When configured for testing, the test structure provides a clocked latching and selecting function which, by virtue of breaking the feedback path of the self-timing device, prevents the device being tested from switching states until desired. When the element is not in test mode, the test structure is configured to pass through the data that normally flows through the feedback path unchanged. The result is an ability to test an asynchronous device or subsystem of a device in the same manner as and / or intermixed with a synchronous device.
(FR)La présente invention met à disposition un circuit permettant à des circuits asynchrones d'être testés de la même manière, par utilisation du même équipement et des mêmes stratégies d'essai, qu'avec des circuits synchrones. La voie de rétroaction d'un élément asynchrone, par exemple un élément Muller C, comprend une structure de test qui peut être utilisée pour fournir les moyens permettant le test synchrone. Quand elle est configurée pour l'essai, la structure d'essai fournit un verrouillage synchronisé et une fonction de sélection qui, du fait de la rupture du chemin de rétroaction du dispositif d'autosynchronisation, empêche que le dispositif en cours d'essai ne change d'état avant que ce moment soit souhaité. Quand l'élément n'est pas en mode test, la structure d'essai est configurée de façon à passer par les données qui normalement s'écoulent à travers le chemin de rétroaction inchangé. Il en résulte une possibilité de tester un dispositif asynchrone ou un sous-système d'un dispositif de la même manière qu'avec un dispositif synchrone, et/ou en mélange avec ce dernier.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)