(EN) A processing device, system, method, and design structure for providing a microprocessor interface with dynamic segment sparing and repair. The processing device includes drive-side switching logic including driver multiplexers to select driver data for transmitting on link segments of a bus, and receive-side switching logic including receiver multiplexers to select received data from the link segments of the bus. The bus includes multiple data link segments, a clock link segment, and at least two spare link segments selectable by the drive-side switching logic and the receive-side switching logic to replace one or more of the data link segments and the clock link segment.
(FR) L'invention porte sur un dispositif de traitement, un système, un procédé et une structure de conception pour fournir une interface de microprocesseur à épargne et réparation de segment dynamiques. Le dispositif de traitement renferme une logique de commutation côté lecteur renfermant des multiplexeurs lecteurs pour sélectionner des données de lecteur à transmettre sur des segments de liaison d'un bus, et une logique de commutation côté réception renfermant des multiplexeurs récepteurs pour sélectionner des données reçues à partir des segments de liaison du bus. Le bus renferme de multiples segments de liaison de données, un segment de liaison d'horloge et au moins deux segments de liaison de rechange sélectionnables par la logique de commutation côté lecteur et la logique de commutation côté réception pour remplacer un ou plusieurs des segments de liaison de données et du segment de liaison d'horloge.
