Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2010000625 - INTERFACE DE MICROPROCESSEUR AVEC ÉPARGNE ET RÉPARATION DE SEGMENT DYNAMIQUES

Numéro de publication WO/2010/000625
Date de publication 07.01.2010
N° de la demande internationale PCT/EP2009/057582
Date du dépôt international 18.06.2009
CIB
G06F 11/07 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
CPC
G06F 11/2007
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
07Responding to the occurrence of a fault, e.g. fault tolerance
16Error detection or correction of the data by redundancy in hardware
20using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
2002where interconnections or communication control functionality are redundant
2007using redundant communication media
Déposants
  • INTERNATIONAL BUSINESS MACHINES CORPORATION [US]/[US] (AllExceptUS)
  • IBM UNITED KINGDOM LIMITED [GB]/[GB] (MG)
  • FERRAIOLO, Frank [US]/[US] (UsOnly)
  • DREPS, Daniel [US]/[US] (UsOnly)
  • GOWER, Kevin [US]/[US] (UsOnly)
  • REESE, Robert, James [US]/[US] (UsOnly)
Inventeurs
  • FERRAIOLO, Frank
  • DREPS, Daniel
  • GOWER, Kevin
  • REESE, Robert, James
Mandataires
  • LING, Christopher, John
Données relatives à la priorité
12/165,85801.07.2008US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) MICROPROCESSOR INTERFACE WITH DYNAMIC SEGMENT SPARING AND REPAIR
(FR) INTERFACE DE MICROPROCESSEUR AVEC ÉPARGNE ET RÉPARATION DE SEGMENT DYNAMIQUES
Abrégé
(EN) A processing device, system, method, and design structure for providing a microprocessor interface with dynamic segment sparing and repair. The processing device includes drive-side switching logic including driver multiplexers to select driver data for transmitting on link segments of a bus, and receive-side switching logic including receiver multiplexers to select received data from the link segments of the bus. The bus includes multiple data link segments, a clock link segment, and at least two spare link segments selectable by the drive-side switching logic and the receive-side switching logic to replace one or more of the data link segments and the clock link segment.
(FR) L'invention porte sur un dispositif de traitement, un système, un procédé et une structure de conception pour fournir une interface de microprocesseur à épargne et réparation de segment dynamiques. Le dispositif de traitement renferme une logique de commutation côté lecteur renfermant des multiplexeurs lecteurs pour sélectionner des données de lecteur à transmettre sur des segments de liaison d'un bus, et une logique de commutation côté réception renfermant des multiplexeurs récepteurs pour sélectionner des données reçues à partir des segments de liaison du bus. Le bus renferme de multiples segments de liaison de données, un segment de liaison d'horloge et au moins deux segments de liaison de rechange sélectionnables par la logique de commutation côté lecteur et la logique de commutation côté réception pour remplacer un ou plusieurs des segments de liaison de données et du segment de liaison d'horloge.
Documents de brevet associés
Dernières données bibliographiques dont dispose le Bureau international