WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2009143462) PROCÉDÉ DE FIXATION DE COMPOSANTS OPTIQUES SUR DES CIRCUITS INTÉGRÉS À BASE DE SILICIUM
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2009/143462    N° de la demande internationale :    PCT/US2009/045041
Date de publication : 26.11.2009 Date de dépôt international : 22.05.2009
CIB :
H01S 5/026 (2006.01), H01L 21/60 (2006.01)
Déposants : VI SYSTEMS GMBH [DE/DE]; Hardenbergstrasse 7 10623 Berlin (DE) (Tous Sauf US).
LOTT, James [US/DE]; (DE) (US Seulement).
LEDENTSOV, Nikolai [RU/DE]; (DE) (US Seulement).
SHCHUKIN, Vitaly [RU/DE]; (DE) (US Seulement)
Inventeurs : LOTT, James; (DE).
LEDENTSOV, Nikolai; (DE).
SHCHUKIN, Vitaly; (DE)
Mandataire : STEMER, Werner, H.; (US)
Données relatives à la priorité :
61/055,335 22.05.2008 US
61/055,749 23.05.2008 US
Titre (EN) METHOD FOR ATTACHING OPTICAL COMPONENTS ONTO SILICON-BASED INTEGRATED CIRCUITS
(FR) PROCÉDÉ DE FIXATION DE COMPOSANTS OPTIQUES SUR DES CIRCUITS INTÉGRÉS À BASE DE SILICIUM
Abrégé : front page image
(EN)A method for the hybrid integration of vertical cavity surface emitting lasers (VCSELs) and/or other optical device components with silicon-based integrated circuits, based on a series of attachment steps, is described. The method is applicable when a multitude of individual VCSELs or optical devices are processed on the surface of a compound semiconductor wafer and then transferred to a silicon-based integrated circuit. The technique is realized by employing a specific sacrificial or removable separation layer between the optical components and the mother semiconductor substrate, followed by the transfer of the optical components to a carrier substrate, and the subsequent elimination of the sacrificial or separation layer and simultaneous removal of the mother substrate. This procedure is followed by the attachment and interconnection of the optical components to the surface of, or embedded within the upper layers of, an integrated circuit, followed by the release of the components from the carrier substrate. The distinction of this method is the ability to place and interconnect VCSELs directly within the physical structure of the integrated circuit, thus greatly reducing the power requirements, the distance of interconnecting lines, and the resultant operational speed. Selected variations of the method are proposed including the selective placement of groups of physically-connected VCSELs, and the collection and placement of large numbers of fabricated VCSELs onto foreign substrates using a vacuum plating tool.
(FR)L’invention concerne un procédé pour l’intégration hybride de lasers émetteurs de surface à cavité verticale (VCSEL) et/ou d’autres composants de dispositifs optiques avec des circuits intégrés à base de silicium, sur la base d’une série d’étapes de fixation. Le procédé s’applique lorsqu’une multitude de VCSEL individuels ou de dispositifs optiques sont traités sur la surface d’une tranche semi-conductrice composite puis transférés vers un circuit intégré à base de silicium. La technique est exécutée en employant une couche de séparation sacrificielle ou escamotable spécifique entre les composants optiques et le substrat semi-conducteur mère, suivi par le transfert des composants optiques vers un substrat porteur, et l’élimination ultérieure de la couche sacrificielle ou de séparation et l’élimination simultanée du substrat mère. Cette méthode est suivie par la fixation et l’interconnexion des composants optiques à la surface ou incorporés dans les couches supérieures d’un circuit intégré, suivie par la libération des composants du substrat porteur. Ce procédé se distingue par sa capacité à placer et à interconnecter des VCSEL directement dans la structure physique du circuit intégré, réduisant ainsi grandement les exigences en termes de puissance, la distance des lignes d’interconnexion et la vitesse de fonctionnement résultante. Des variations sélectionnées du procédé sont proposées, comprenant le placement sélectif de groupes de VCSEL connectés physiquement, et le rassemblement et le placement de grands nombres de VCSEL fabriqués sur des substrats étrangers à l’aide d’un outil de plaquage sous vide.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)